Professional Documents
Culture Documents
Sistemas Digitales
Objetivos particulares
Durante el desarrollo de esta prctica, el estudiante aplicar un mtodo para
obtener las diferentes representaciones de los sistemas digitales binarios,
tales como: Funcin Booleana, Tabla de Verdad, Diagrama Esquemtico y la
Simulacin en un programa de aplicacin.
Tambin implementar en un prototipo las ecuaciones propuestas
comprobando los resultados.
Elementos de competencia.
Obtener los circuitos partiendo de las ecuaciones F1 SOP (And/Or) y F2 POS
(Or/And) proporcionadas por el instructor. Ecuacin Circuito
Obtener la tabla de verdad para F1 y F2 por el mtodo analtico explicado en
este captulo. Circuito Tabla de verdad
Crear un nuevo proyecto utilizando el programa de ispLEVER Starter o el
ispLEVER Clasic. Circuito Captura esquemtica
Crear una nueva fuente (New Sorce) implementando las funciones F1 y F2,
por medio de la captura esquemtica (Schematic).
Comprobar la tabla de verdad por medio de la creacin de una nueva fuente
ABEL Test Vector para obtener la simulacin de las funciones F1 y F2.
Captura esquemtica Simulacin
Obtener los archivos de reporte (RPT) y Programacin (JED) del PLD.
Captura esquemtica JED y RPT
Programar el PLD utilizando el archivo JEDEC generado anteriormente. JED
Dispositivo
Programar el dispositivo GAL16V8, Gal20V10, GAL22V10 o GAL26V12,
utilizando el programador universal y el archivo JEDEC generado.
Utilizando el dispositivo programado, construir un prototipo efectuando las
conexiones fsicas necesarias en una tablilla de conexiones, para generar las
seales de entrada y salida del PLD y comprobar fsicamente las tablas de
verdad de las funciones F1 y F2. DispositivoPrototipo
Pgina 1
F u n d a me n t o Te ri c o .
Sistema digital binario
Un sistema digital binario es un conjunto de dispositivos destinados a la
generacin, transmisin, procesamiento o almacenamiento de seales
digitales. Para el anlisis, sntesis e implementacin de los circuitos digitales,
se utiliza como herramienta el lgebra de Boole con sus operadores lgicos
(AND, OR y NOT).
Los sistemas digitales se pueden clasificar en:
Sistemas digitales combinacionales: Aquellos cuyas salidas solo dependen
del estado de sus entradas en un momento dado. Por lo tanto, no necesitan
mdulos de memoria, ya que las salidas no dependen de los estados previos
de las entradas.
Sistemas digitales secuenciales: Aquellos cuyas salidas dependen adems
del estado de sus entradas en un momento dado, de estados previos. Esta
clase de sistemas necesitan elementos de memoria que recojan la informacin
de la 'historia pasada' del sistema.
Los elementos con los que contamos para describir un Sistema Digital binario
son:
Descripcion con palabras del comportamiento de un sistema,
Descripcin verbal
Utilizando alternativas (o) y/o Condiciones (y)
Representacin grfica de una expresin Booleana atraves de
Circuito o Diagrama
la interconexin de smbolos que corresponden a los
Esquemtico.
operadores lgicos.
Ecuacin.
Representacin matemtica de una funcin booleana.
Representacin tabular del los valores de salida del sistema,
Tabla de verdad.
para cada una de las posibles combinaciones de entrada.
Representacin grfica del los valores de salida del sistema,
Diagrama de Tiempos
para todas las combinaciones de entrada en un tiempo dado.
Pgina 2
Pgina 3
La primera operacin que se realiza en este circuito son las OR que estn al
mismo nivel y el resultado de estas se multiplica (AND).
Ejemplo 2:
Pgina 4
Tabla de Verdad
Para obtener la tabla de verdad partiendo de un circuito, se proponen dos
opciones, la primera consiste en dar valores a las entradas probarndo una a
una todas las posibles combinaciones y obtener el valor de salida para cada
una de ellas lo cual sera un mtodo muy largo para el caso de multiples
entradas.
La segunda opcion es un mtodo que consiste en suponer un valor
conveniente de salida y verificar que combinaciones de entrada cumplen con
el valor propuesto.
Analizada la salida de la And de arriba, la salida es uno solo cuando todas sus
entradas son uno entonces R=1, S=0 y T=1, esto se presenta en la
combinacin 5 de la tabla de verdad (m=5).
En la And de abajo la salida es uno cuando todas sus entradas son uno R=0,
S=1 y T=1, esto se presenta en la combinacin 3 de la tabla de verdad (m=3),
todas las dems combinaciones seran igual a cero.
Pgina 5
RST
FX
000
001
010
011
100
101
110
111
15
111
Pgina 6
Tabla de Verdad
Para obtener la tabla de verdad de este circuito se puede
suponer un valor de cero a la salida de la And esto nos
da una alternativa ya que cualquier entrada cero en la
operacin And produce una salida cero (una, otra o
ambas).
Analizada la salida de la Or de arriba la salida es cero
solo cuando todas sus entradas son cero entonces K=0,
L=1 y M=0, esto se presenta en la combinacin 2 de la tabla de verdad (m=2).
En la la Or de abajo la salida es cero solo cuando todas sus entradas son cero
entonces K=1, L=0 y M=1, esto se presenta en la combinacin 5 de la tabla de
verdad (m=5), en la tabla de verdad, todas las salidas para las dems
combinaciones seran igual a uno.
KLM
FY
000
001
010
011
100
101
110
111
Pgina 7
Actividad de aprendizaje
Con las Funciones asignadas por el maestro o instructor efectu el
siguiente procedimiento
1.- Dibuje el circuito correspondiente para las funciones F1 y F2.
2.- Obtenga la Tabla de Verdad en forma analtica partiendo del circuito.
3.- Con el programa de aplicacin IspStarter en el mdulo de captura
esquemtica dibuje las funciones F1 y F2 Asignadas
4.- Obtenga el diagrama de tiempos por medio del archivo Test_Vectors
y compare los resultados obtenidos con la tabla de verdad del paso 2
5.- Si la tabla de verdad coincide con el diagrama de tiempos, programe
un Dispositivo Lgico programable y construya un prototipo.
6.- Compruebe fsicamente todas las combinaciones con la tabla de
verdad y el diagrama de tiempos.
7.- Elabore su reporte
Material a utilizar
Tablilla de conexiones
Circuito Integrado PLD GAl16V8 o GAL22V10.
6 resistores de 330 .
Fuente de 5 V de corriente directa.
1 Dip switch de 4 o 8 interruptores o 4 micro Push Boton NA .
6 Leds
Pgina 8
Pgina 9
Pgina 10
m
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
ABCD
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
F1
F2
Pgina 11
Dibuje el circuito de F1 y F2
F1(A,B,C,D) = A B C D+ B C D+ A D
ABCD
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
F1
0
0
0
1
0
1
0
0
1
0
1
1
1
0
1
0
F2
1
1
0
1
B C D
A B C D
0
1
0
0
1
1
1
0
0
1
0
A D
A D
B C D
A D
A D
A+ B+ C+ D
B + D
B + D
A+ C +D
A+ C +D
B + D
B + D
ABCD
F1
F2
Pgina 12
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
1110
1111
0
0
0
1
0
1
0
0
1
0
1
1
1
0
1
0
1
1
0
1
0
1
0
0
1
1
1
0
0
1
0
Pgina 13
Archivo
JEDEC
necesario
para
programar el GAL16V8
Archivo Reporte que indica
la
distribucin
terminales
del
de
circuito
Pgina 14
ABC
D
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
11 0 1
1110
1111
F1
F2
Pgina 15
Pgina 16
Diagrama de tiempos de
las funciones F1 y F2.
Pgina 17
Diagrama de Tiempos
Tabla de verdad
m
ABCD
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
10
1010
11
1011
12
1100
13
11 0 1
14
1110
15
1111
F1
F2
siguiente:
d) La tabla de verdad en forma analtica partiendo.
e) La tabla de verdad de la implementacin del circuito.
f) El diagrama de tiempos usando el archivo TEST_VECTORS.
Pgina 18
Ecuaciones propuestas
F1 SOP
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
A B C D+ A B D+ A B C D
A B C D+ A B D+ C D
A B C D+ A B D C + C D
A B C D+ A C D+ C D
A B C D+ A C D+ C D
A B C D+ A C D+ A D
A B C D+ A C D+ A B
A B C D+ A D+ A B D
X Z W + X Y W+ X Y
X Z Y W + X Y W+ X Y
X Z Y W + X W+ X Y
X Z Y W + X W+ X Y
X Z + Z W+ X Y W
X' Y' W' + X' Y W + X' Z' W'
Y Z W' + X' Z W' + X' Y
Y' W' + X' Z' W' + X' Y'
A B C D+ A B + A B C D
B + A D' + A C' + C'D'
A D' + A C' + A'B + C'D'
D' + A C' + A'B
A C' + A'C + B C + A'D
B D + A C' + A'C +B'C D'+ A'D
B D + C' + A B'D' + A'D
B D + A B'D' + A'B + A'D + A C'
A B + C'D + A'B' + A'D + A'C'
X Y W' + Y'W + X'Y' + Y Z'
X Y W' + Y'W + X'Z' + Y Z'
Y W + Y Z' + Z'W + X'W'
B D + A C' + A'C +B'C D'+ A'D
B D + C' + A'D
A D + C' + B'D
A BC D + A' C'D
A B C+ B'C + A B D'+ A C D.
F2 POS
(A+ B+ C+ D) (A+ B+ D) ( A+ B +C+D)
(A+ B+ C+ D) (A+ B+ D) ( A +C+D)
(A + B+ C +D) (A+ B+ D) ( A +C+D)
(A + B+ C+ D)( A + C +D)( A+ B +C+D)
(A + B+ C+ D)( A + C +D)( A+ B +C+D)
(A + B+ C+ D)( A + C +D)( A+ B +C+D)
(A + B+ C+ D)( A + B +D)( A+ B +C+D)
(A + B+ C+ D)( A + B +D)( A+ B +C+D)
(X + Y+ Z+ W)( X + Y +W)( Y +Z+ W)
(X + Z+ W)( X + Y +W)( Y +Z+ W)
(X + Z+ W)( X + Y +W)( Y +Z+ W)
(X + Z+ Y + W)( X + Y +W)( Y + W)
(X + Z+ W )( X + Z + W )( Y + W )
X ( Y + Z + W ) (Y + W)
(X + W) (X + Z ) ( X + Y ) (Y + W) (Y + Z )
(X + Y) (X + W) (Y + Z) (Y + W)
(A+ D') (A'+ B ) (A + B') (B'+ C')
(D') (A'+ B ) (A + B') (B'+ C')
(D') (B + C') (A + C')
(C'+ D') (C + D ) (A'+ D )
(C'+ D') (C + D ) (A'+ C')
(A') (B + D') (B + C )
(D') (A'+ B ) (A + B') (A'+ C')
(A+D') (B + C') (A + C')
(A'+B) (B + D') (B + C )
(X') (Y + Z') (Y + W')
(X'+ Y') (X'+ W') (Y'+ Z') (Y'+ W')
(X'+ W') (X'+ Z ) (X'+ Y ) (Y + W') (Y + Z)
(A'+ B'+ C'+ D ) (A'+ B+ C'+ D') (A+B+C+ D')
(A') (C'+ D') (C + D ) (B + C')
(A') (C'+ D') (C + D ) (B + C')
(C'+ D ) (A + B'+ C')
(A'+ C'+ D ) (A'+ B ) (A +B+ D').
Pgina 19
Portada.
Circuito de F1 y F2
Tabla de verdad
Captura esquemtica
10
11
Conclusiones y recomendaciones
Pgina 20