Professional Documents
Culture Documents
EN VHDL
Sergio Andrs Moya Suescn, Deivi Maicol Sacristn, Cristhian Garzn
Sergio.moyas@ecci.edu.co, sacristan.07@gmail.com, Cristhian.garzon@mail.tigo.com.co
Universidad Escuela Colombiana de Carreras Industriales
Bogot D.C. Colombia
Resumen Este proyecto consiste en la aplicacin de
mquinas de estado desarrolladas con FPGA en este
caso en particular con la BASYS 2, para ello
desarrollamos un proyecto sencillo que consiste en
controlar un banda transportadora, que es una
herramienta altamente usada en el sector industrial.
Con esto demostraramos tambin la versatilidad de
una FPGA con las diferentes aplicaciones que se
pueden realizar sobre ella, todo esto desarrollado con
lenguaje VHDL [1] y probado sobre un prototipo de
banda transportadora.
U. ECCI
JECC 2016
A. ESTRUCTURA DE LA BANDA
La banda fue construida sobre una base que la cual
sostiene los dos ejes de la misma, estos ejes se encuentra
uno en cada extremo de la banda, adicionalmente el
motor que se usa para generar el movimiento de la misma
esta acoplado directamente a uno de los ejes asi haciendo
una transferencia de movimiento gracias a la misma
banda que se usa [2], como esto es un prototipo usamos
una banda de caucho la cual proporciona la suficiente
firmeza pero a la ves elasticidad en el movimiento de
giro.
De acuerdo a esta descripcin general, enumeramos los
materiales que se usaron en esta construccin del
prototipo.
U. ECCI
JECC 2016
Componentes Electrnicos:
-
4 relay 12v
4 transistores 2N3904 [6]
4 resistencias 10k
4 diodos 1N4001
U. ECCI
JECC 2016
Mquina de estados:
Sensor
1
1
2
2
3
Accin
Hay pieza al inicio
NO hay pieza al inicio
Hay pieza al final
No hay pieza al final
Botn de emergencia activo
Botn de emergencia inactivo
Tabla 2.Tabla accin de sensores
Estado
A
anterior
E0
E0
E1
E1
E2
0
0
0
0
1
B
0
0
1
1
0
Ecuacin
Estado
de
siguiente
transicin
E1
1
2
1
2
3
E2
2
1
E0
2
3
1
E2
E0
1 2 3
A*
B*
0
1
0
1
0
1
0
0
0
0
Ecuaciones de salida:
=
=
Teniendo planteada y solucionada la mquina de
estados, se transcribe de manera funcional en el software
ISE Xillinx [4], el cual es el que genera el archivo cdigo
Tabla 1.Tabla de estados y acciones
U. ECCI
JECC 2016
III.
D. PROGRAMACION FPGA
Luego de obtener las ecuaciones de nuestra mquina de
estados, estas son las que nos van a determinar como se
va a comportar nuestro sistema; como sabes la
implementacin se puede hacer por medio de cdigo
VHDL o de un archivo esquemtico, en este caso
determinamos que es ms dctil realizarlo por medio de
un archivo esquemtico (figura 9) dada la sencillez de las
ecuaciones.
IV.
CONCLUSIONES
REFERENCIAS
U. ECCI
JECC 2016
es/productos-parqueomovilidad#bandatransportadora
6. STMicroelectronics (2003), 2N3904 Datasheet,
[online].
Available:
https://www.sparkfun.com/datasheets/Compone
nts/2N3904.pdf
JECC 2016