Professional Documents
Culture Documents
FACULDADE DE TECNOLOGIA
ENGENHARIA DA COMPUTAO
Manaus AM
2016
Segundo
Relatrio
da
Disciplina
Manaus AM
2016
LISTA DE SIGLAS
ampere
coulomb
joule
3
mili ( 10 )
mA
3
mili ampere ( 10 A )
segundo
siemens
volt
watt
ohm
LISTA DE FIGURAS
Figura 1 - Demonstrao de como se comporta o circuito quando alimentado por uma tenso
contnua.
9
Figura 2 - Curva de corrente e tenso, respectivamente.
10
Figura 3 - Circuito com tenso alternada e defasagem entre tenso e corrente no capacitor. 10
Figura 4 - Cenrio proposto na questo 1 da seo A3. Fonte: prpria
12
Figura 5 - Circuito da seo A.3 montado sobre protoboard.
13
Figura 6 - Carga e descarga do capacitor para as questes 2, 4, 6 e 7.
13
Figura 7 - Cenrio proposto na questo 3 da seo A3. Fonte: prpria
14
Figura 8 - Cenrio proposto na questo 5 da seo A3. Fonte: prpria
14
Figura 9 - Tempo e Imagem gerada no osciloscpio do MULTISIM em V=1v.
15
Figura 10 - Tempo e Imagem gerada no osciloscpio do MULTISIM em V=2v.
16
Figura 11 - Tempo e Imagem gerada no osciloscpio do MULTISIM em V=3v.
16
Figura 12 - Tempo e Imagem gerada no osciloscpio do MULTISIM em V=4v.
17
Figura 13 - Tempo e Imagem gerada no osciloscpio do MULTISIM em V=5v.
17
Figura 14 - Tempo e Imagem gerada no osciloscpio do MULTISIM em V=6v.
18
Figura 15 - Tempo e Imagem gerada no osciloscpio do MULTISIM em V=7v.
18
Figura 16 - Tempo e Imagem gerada no osciloscpio do MULTISIM em V=8v.
19
Figura 17 - Tempo e Imagem gerada no osciloscpio do MULTISIM em V=9v.
19
Figura 18 - Tempo e Imagem gerada no osciloscpio do MULTISIM em V=9,7v.
20
Figura 19 - Circuito A3 Simulado.
20
Figura 20 - Tempo e Imagem gerada no osciloscpio do MULTISIM em V=9v, quando
descarregando.
21
Figura 21 - Tempo e Imagem gerada no osciloscpio do MULTISIM em V=8v, quando
descarregando
21
Figura 22 - Tempo e Imagem gerada no osciloscpio do MULTISIM em V=7v, quando
descarregando
22
Figura 23 - Tempo e Imagem gerada no osciloscpio do MULTISIM em V=6v, quando
descarregando.
22
Figura 24 - Tempo e Imagem gerada no osciloscpio do MULTISIM em V=5v, quando
descarregando.
23
Figura 25 - Tempo e Imagem gerada no osciloscpio do MULTISIM em V=4v, quando
descarregando.
23
Figura 26 - Tempo e Imagem gerada no osciloscpio do MULTISIM em V=3v, quando
descarregando.
24
Figura 27 - Tempo e Imagem gerada no osciloscpio do MULTISIM em V=2v, quando
descarregando.
24
Figura 28 - Tempo e Imagem gerada no osciloscpio do MULTISIM em V=1v, quando
descarregando.
25
Figura 29 - Tempo e Imagem gerada no osciloscpio do MULTISIM em V=0v*, quando
descarregando.
25
Figura 30 - Circuito montado
26
Figura 31 - Tenso e Imagem geradas a partir do circuito. T=10s.
26
Figura 32 - Tenso e Imagem geradas a partir do circuito. T=25s
27
Figura 33 - Tenso e Imagem geradas a partir do circuito. T=60s.
27
Figura 34 - Tenso e Imagem geradas a partir do circuito. T=90s.
28
Figura 35 - Circuito Montado.
28
Figura 36 - Tenso e Imagem geradas a partir do circuito. T=10s.
29
29
43
43
48
49
50
51
52
53
54
55
56
56
58
59
59
60
61
62
63
64
64
65
65
75
75
76
76
76
77
77
77
78
78
78
79
79
LISTA DE TABELAS
Tabela 1 - Resistncias: Ideal x Real.
Tabela 2 - Medido Tempos para carga de capacitor na questo 02 da seo A3.
Tabela 3 - Medido Tempos para descarga de capacitor na questo 04 da seo A3.
Tabela 4 - Medido Tenses ao longo do tempo na questo 6 da seo A3.
Tabela 5 - Medido Tenses ao longo do tempo na questo 7 da seo A3.
Tabela 6: Simulado Tempos para carga de capacitor na questo 02 da seo A3.
Tabela 7: Simulado Tempos para carga de capacitor na questo 04 da seo A3
Tabela 8: Simulado Tenses ao longo do tempo na questo 6 da seo A3.
Tabela 9: Simulado Tenses ao longo do tempo na questo 7 da seo A3
Tabela 10 - Medido Tempos para carga de capacitor na questo 02 da seo A3.
Tabela 11 - Medido Tempos para descarga de capacitor na questo 04 da seo A3.
Tabela 12 - Terico Tenses ao longo do tempo na questo 6 da seo A3.
Tabela 13 - Terico Tenses ao longo do tempo na questo 7 da seo A3.
Tabela 14 - Resistores utilizados na seo A3: Erro percentual.
Tabela 15 - Confronto entre terico, simulado e real para questo 02 seo A3.
Tabela 16 - - Confronto entre terico, simulado e real para questo 04 seo A3.
Tabela 17 - Confronto entre terico, simulado e real para questo 6 da seo A.3.
Tabela 18 - Confronto entre terico, simulado e real para questo 7 da seo A.3.
Tabela 19:Valores ideais e medidos para os componentes do circuito da parte B
Tabela 20: Medies para circuito parte B, variando a Vpp do resistor
Tabela 21: Valores medidos para circuito parte B variando a frequncia
Tabela 22:Valores simulados para circuito Parte B variando a Vpp do resistor
Tabela 23: Valores simulados para circuito parte B variando a frequncia
Tabela 24: Valores calculados para circuito parte B, variando a Vpp do resistor
Tabela 25: Valores calculados para circuito parte B, variando a frequncia
Tabela 26: Valores de corrente e tenso em R2 para questo 4 -simulado
Tabela 27: Valores de corrente e tenso em R2 para questo 4 -calculado
Tabela 28: Impedncia para as diferentes frequncias da questo 4
12
14
14
15
15
20
26
28
29
30
31
32
32
39
40
40
40
41
43
44
46
57
66
70
73
79
80
80
LISTA DE GRFICOS
Grfico 1 - Medido Carga do capacitor na questo 2 da seo A3.
Grfico 2 - Medido Descarga do capacitor na questo 4 da seo A3.
Grfico 3 - Medido Carga do capacitor na questo 6 da seo A3.
Grfico 4 - Medido Descarga do capacitor na questo 7 da seo A3.
Grfico 5 - Terico Carga do capacitor na questo 2 da seo A3.
Grfico 6 - Terico Descarga do capacitor na questo 4 da seo A3.
Grfico 7 - Terico Carga do capacitor na questo 6 da seo A3.
Grfico 8 - Terico Carga do capacitor na questo 7 da seo A3.
Grfico 9: Simulado - Carga do capacitor na questo 2 da seo A3.
Grfico 10: Simulado - Descarga do capacitor na questo 4 da seo A3
Grfico 11: Simulado - Carga do capacitor na questo 6 da seo A3
Grfico 12: Simulado: Carga do capacitor na questo 7 da seo A3
Grfico 13 - Xc x VRpp para dados medidos.
Grfico 14 - Ief x VCef para dados medidos
Grfico 15 - Ief xVRef para dados medidos
Grfico 16: Xc X frequncia para valores medidos
Grfico 17: Ief X frequncia para valores medidos.
Grfico 18: Xc x VRpp para valores simulados
Grfico 19: Ief X Vcef para valores simulados
Grfico 20: Ief X Vref para valores simulados
Grfico 21: Xc X frequncia para valores simulados
Grfico 22: Ief X frequncia para valores simulados
Grfico 23: Xc x VRpp para dados calculados
Grfico 24: Ief x VCef para dados calculados
Grfico 25: Ief x VRef para dados calculados
Grfico 26: Xc x frequncia para valores calculados
Grfico 27:Ief x frequncia para valores calculados
Grfico 28: |Zeq| X frequncia da questo 4 e 5 - parte B.
Grfico 29: Ief X frequncia da questo 4 e 5 - parte B.
34
34
35
35
36
36
37
37
38
38
39
39
45
46
47
48
48
58
58
59
67
68
71
71
72
75
75
82
82
SUMRIO
1 INTRODUO...............................................................................................................................10
1.1 Organizao do Texto...................................................................................................................10
2 FUNDAMENTAO TERICA...................................................................................................11
3 PARTE A CAPACITOR EM REGIME DC................................................................................13
3. 1 Objetivos..................................................................................................................................13
3. 2 Materiais..................................................................................................................................13
3. 3 Procedimento experimental........................................................................................................13
3.3.1. Medido.......................................................................................................................................13
3.3.2. Simulado....................................................................................................................................17
3.3.3 Terico........................................................................................................................................32
3.4 Questes........................................................................................................................................35
3.5 Resultados e Discusses................................................................................................................41
4 PARTE B CAPACITOR EM REGIME AC.............................................................................44
4.1 Objetivos.......................................................................................................................................44
4.2 Materiais.......................................................................................................................................44
4.3 Procedimento Experimental........................................................................................................44
4.3.1. Medido...............................................................................................................................44
4.3.2
Simulado......................................................................................................................49
4.3.2
Terico.........................................................................................................................69
4.4
Questes...............................................................................................................................76
4.5
Resultados e Discusses.........................................................................................................83
CONCLUSO....................................................................................................................................85
REFERNCIAS BIBLIOGRFICAS..............................................................................................86
1 INTRODUO
Neste relatrio estudaremos o comportamento do capacitor em regime DC e em
regime AC, ambos circuitos simples de associao em srie com resistor. At o presente
momento, havamos trabalhado apenas com circuitos resistivos, e neste somos apresentados a
este novo elemento passivo de circuitos, que, diferentes dos primeiros, no dissipam, mas sim
armazenam energia, esta que pode ser devolvida ao circuito em um momento posterior.
Graas a essa caracterstica so chamados de elementos armazenadores e abrem, para ns, a
possibilidade de inmeras mais aplicaes em circuitos.
Ao associarmos o capacitor a um resistor, mesmo sendo um circuito simples, j
encontra-se aplicaes em dispositivos eletrnicos, comunicaes e sistemas de controle, por
exemplo. A anlise deste tipo de circuito j aumenta um pouco em complexidade, j que
estaremos lidando com equaes diferenciais e no mais algbricas. E mesmo em regime DC,
termos uma variao de tenso e corrente at que se atinja o estado estvel do circuito.
E pela primeira vez nesta matria de laboratrio estaremos lidando com sinais
alternados e senoides. Ao trabalhar com o capacitor em regime AC estaremos adquirindo
conhecimento relacionado a frequncia do sinal, reatncia capacitiva, impedncia, dentre
outros.
Os cenrios foram montados sobre protoboard, com uso de fonte de alimentao e
tambm de um gerador de sinais, resistores e capacitores diversos. A coleta das grandezas foi
feita com o multmetro da marca Nippon-Amrica, modelo ST-5505, class 2 e tambm com o
osciloscpio da Aglient. Foram realizadas simulaes dos cenrios no software Multisim,
tendo como objetivo a apreciao de valores ideais, bem como foi realizada a memria de
clculo.
2 FUNDAMENTAO TERICA
Capacitor um componente eltrico, baseado na garrafa de Leiden, no qual armazena
cargas eltricas num campo eltrico, acumulando um desequilbrio interno de carga eltrica.
Seu formato tpico consiste em duas placas que armazenam cargas de sinais opostos,
sendo ambas condutoras e separadas por um isolante. A carga armazenada na superfcie das
placas, no limite com o isolante ou dieltrico. Como cada placa armazena cargas idnticas,
mas de sinais opostos, a carga total no dispositivo igual a zero.
Caso aplique-se uma tenso continua nos terminais de um capacitor descarregado, a
corrente ser alta, uma vez que capacitor se no tolera variaes bruscas de tenso.
Aps essa situao inicial, a corrente diminui progressivamente, j que medida que o
tempo passa, o capacitor se carrega a partir de uma funo exponencial, at que atinja zero,
quando estiver totalmente carregado.
Neste caso, corrente e tenso so inversamente proporcionais, logo, enquanto a
corrente diminui, a tenso nos terminais do capacitor sobe exponencialmente at atingir sua
tenso mxima imposta pela fonte.
Figura 1 - Demonstrao de como se comporta o circuito quando alimentado por uma tenso contnua.
Fonte: FACENS
Em nossa experincia, utilizamos um circuito composto por uma chave, no qual abria
e fechava o circuito. Ao considerar o capacitor incialmente descarregado, com chave aberta,
assim que esta for fechada, a tenso no capacitor no atingir o seu valor mximo
instantaneamente, como j explicado acima. A tenso no circuito subir exponencialmente
passagem do tempo. A tenso nos terminais do capacitor dada por:
t
Vc=V .( 1e RC ) .
(1)
Assim:
J no caso de uma corrente alternada, o capacitor ir carregar-se ora num sentido e ora
em outro, seguindo as variaes da tenso imposta pela fonte de tenso alternada.
Como j definido para o circuito RC em corrente continua, a corrente est a frente da
tenso, em um capacitor. O mesmo ocorre no caso de uma corrente alternada. Se considerar a
tenso da fonte senoidal, como demonstrado no experimento, a corrente no circuito ser
cossenoidal. Como seno e cosseno tm diferena angular de 90, possvel afirmar que a
corrente estar adiantada de 90 a partir da tenso.
Assim:
cos ( t )=sen (t +90)
(2)
Figura 3 - Circuito com tenso alternada e defasagem entre tenso e corrente no capacitor.
Fonte: FACENS.
R1 619
R2 18,7k
R3 35,7k
R4 91,9k
Cronmetro
Osciloscpio
Protoboard
Jumpers
3. 3 Procedimento experimental
3.3.1. Medido
Primeiramente, separamos os resistores da lista de materiais e verificamos suas
resistncias observando o cdigo de cores.
Depois de ter verificado o valor de cada resistor atravs do cdigo de cores, medimos o
valor de cada resistor com o multmetro. Abaixo apresentado os valores ideais, bem como os
reais.
Resistor
Terico
Medido
R1
619
620
R2
18,7 K
18,7 K
R3
35,7 K
35,8 K
R4
91,9 K
90,8 K
Tabela 1 - Resistncias: Ideal x Real.
Fonte: prpria.
Na sequncia passamos a medio dos tempos para a questo 2, onde foram obtidos os
resultados apresentados a seguir:
VC (V)
T (S)
1
2,760
2
5,100
3
7,340
4
10,190
5
14,550
6
20,100
7
25,480
8
39,720
9
50,500
9,7
122,390
VC (V)
T (S)
2,290
3,970
6,980
10,000
13,910
18,500
24,650
33,280
46,052
90,400
T (S)
VC (V)
00:10
00:25
01:00
01:30
02:50
03:45
04:00
05:00
05:30
06:00
8,610
8,620
8,620
8,620
8,620
8,620
8,620
8,620
8,620
8,620
T (S)
00:10
00:25
01:00
01:30
02:50
03:45
04:00
05:00
05:30
06:00
VC (V)
0,020
0,000
0,000
0,000
0,000
0,000
0,000
0,000
0,000
0,000
3.3.2. Simulado
Nesta seco, os circuitos feitos na parte A foram reproduzidos no software de
Simulao Multisim e os valores medidos foram anotados e organizados em uma tabela
semelhante da seco anterior.
Ve(V
)
T(s)
9,7
2,18
1
4,53
8
7,20
7
10,29
1
13,93
9
18,39
9
24,15
1
32,26
5
46,16
2
70,2
Vc(V
)
T(s)
9
2,132
4,488
7,157
10,240
13,887
18,348
24,104
32,216
46,069
85,3*
T)min:seg
)
Vc (V)
0:10
0:25
1:00
01:30
02:50
03:45
04:00
05:00
05:30
8,62
6
8,62
7
8,62
7
8,627
8,627
8,627
8,627
8,627
8,627
06:0
0
8,627
Descarrego:
T)min:seg
)
Vc (mV)
0:10
0:25
1:00
01:30
02:50
03:45
04:00
05:00
05:30
06:00
2,30
6
0,03
3.3.3 Terico
Este captulo destina-se a apresentao dos clculos para todas as questes, com a
finalidade de proporcionar posterior confronto com os valores reais obtidos em bancada.
Desta forma, os resistores so considerados ideais, os quais so apresentados na Tabela 1.
Para melhor organizao, os clculos so apresentados na mesma sequncia do roteiro
que originou o presente trabalho.
A primeira questo solicita a montagem do cenrio utilizado na seo A.3. Dessa
forma, no aplicvel qualquer clculo.
A questo 2, versa sobre a medir o tempo de carga do capacitor para o circuito
montado na questo anterior.
A equao que relaciona tenso no tempo dada por:
V C (t )=V 1e
(3)
t=ln
( V VV ( t ) )
C
(4)
A
questo 4, versa sobre a medir o tempo de descarga do capacitor para o circuito montado na
questo anterior, no qual a fonte de alimentao substituda por um jumper.
A equao que relaciona tenso no tempo dada por:
V C (t )=V 0 e
(5)
t=ln
V C (t)
V0
( )
(6)
(7)
(8)
Para V R 3 , temos:
V R 3=V
Para V , temos:
R 3 ( R 1+ R 4 )
R2 + R3 ( R1 + R4 )
=8,69V
(9)
V =V R 4 =V R 3
R4
=8,629 V
R1 + R 4
(10)
V C (t )=8,6298,629 e
t
1,1304
(11)
T (S)
VC (V)
00:10
00:25
01:00
01:30
02:50
03:45
04:00
05:00
05:30
06:00
8,628
8,629
8,629
8,629
8,629
8,629
8,629
8,629
8,629
8,629
(12)
(13)
V C (t )=8,629 e
t
2,6
(14)
T (S)
VC (V)
00:10
00:25
01:00
01:30
02:50
03:45
04:00
05:00
05:30
06:00
0,185
0,001
0,000
0,000
0,000
0,000
0,000
0,000
0,000
0,000
3.4 Questes
Este subcaptulo destina-se s questes propostas no roteiro para a Parte A do
experimento, e sero numeradas assim como aparecem no documento.
1. Com os valores obtidos nos experimentos, construa os grficos Vc(t) para a carga e
descarga do capacitor em cada circuito trabalhado.
I R 3=
Para
V R3
=0,243 mA
R3
(16)
I R 1 , temos:
I R 1=
V R 1 V R 3V R 4
=
=0,098 mA
R1
R1
(17)
6. Qual a carga armazenada no capacitor no item 5 do roteiro aps 200s da chave ser fechada.
Q=V . C=8,629.100.106 =862,9 uC
(18)
|ValorTericoValorExperimental
| 100
ValorTerico
Erro
(19)
R1
-0,16%
R2
0,00%
R3
-0,28%
R4
1,20%
Tabela 14 - Resistores utilizados na seo A3: Erro percentual.
Fonte: prpria.
Ao analisar a tabela 14, verificamos que o erro percentual mximo foi de 1,20%,
percentual que est dentro da especificao do fabricante, que de 5%.
A questo 2 da seo A.3 versa sobre a medio do tempo de carga do capacitor. Segue
a tabela comparativa para as formas de aquisio: Terico, Simulado e Real.
VC (V)
9,7
Medido
T (S)
2,760
5,100
7,340
10,190
14,550
20,100
25,480
39,720
50,500
122,390
Terico
T (S)
2,107
4,463
7,133
10,217
13,863
18,326
24,079
32,189
46,052
70,131
Simulado
T (S)
2,181
4,538
7,207
10,291
13,939
18,399
24,151
32,265
46,162
70,2
Tabela 15 - Confronto entre terico, simulado e real para questo 02 seo A3.
Fonte: prpria.
Medido
T (S)
2,290
3,970
6,980
10,000
13,910
18,500
24,650
33,280
46,052
90,400
Terico
T (S)
Simulado
T (S)
2,107
2,132
4,463
4,488
7,133
7,157
10,217
10,24
13,863
13,887
18,326
18,348
24,079
24,104
32,189
32,216
46,052
46,069
Div/0
85,3*
Tabela 16 - - Confronto entre terico, simulado e real para questo 04 seo A3.
Fonte: prpria.
Vale ressaltar o valor indefinido para Vc = 0V; trata-se de clculo, assim, a tenso
envolvida no clculo foram consideradas zero, dessa forma configura-se uma diviso por
zero, a qual matematicamente um valor indefinido. Porm na prtica, temos um valor para
Vc = 0V.
A questo 6 da seo A.3 versa sobre a medio da tenso sobre o capacitor em regime
de carga. Segue a tabela comparativa para as formas de aquisio: Terico, Simulado e Real.
T (S)
00:10
00:25
01:00
01:30
02:50
03:45
04:00
05:00
05:30
06:00
Medido
VC (V)
8,610
8,620
8,620
8,620
8,620
8,620
8,620
8,620
8,620
8,620
Terico
T (S)
8,628
8,626
8,629
8,627
8,629
8,627
8,629
8,627
8,629
8,627
8,629
8,627
8,629
8,627
8,629
8,627
8,629
8,627
8,629
8,627
Simulado
T (S)
Tabela 17 - Confronto entre terico, simulado e real para questo 6 da seo A.3.
Fonte: prpria.
00:10
00:25
01:00
01:30
02:50
03:45
04:00
05:00
05:30
06:00
Medido
VC (V)
0,020
0,000
0,000
0,000
0,000
0,000
0,000
0,000
0,000
0,000
Terico
T (S)
0,185
0,187
0,001
0,002
0,000
0
0,000
0
0,000
0
0,000
0
0,000
0
0,000
0
0,000
0
0,000
0
Simulado
T (S)
Tabela 18 - Confronto entre terico, simulado e real para questo 7 da seo A.3.
Fonte: prpria.
4.1 Objetivos
1. Verificar, experimentalmente, a variao da reatncia capacitiva conforme a variao da
frequncia;
2. Calcular a impedncia equivalente.
4.2 Materiais
R1 619
R2 18,7 k
R3 35,7 k
R4 91,9 k
R5 1 k
C2 680nF
Protoboard
Gerador de Sinais
Osciloscpio
Jumpers
Componente
R5
C2
Valor Ideal
1000
680nF
Valor Medido
997
698nF
Erro Percentual
0,3%
2,65%
A tenso eficaz no resistor, bem como a corrente eficaz do circuito medimos com o
auxlio do multmetro. J o valor da Reatncia Capacitiva, calculamos com base na seguinte
frmula que, como a frequncia e a capacitncia no mudam, a mesma para todos os casos.
XC=
1
1
=
=23,405
2 fC 2 10 k 680 n
(20)
Porm, a Reatncia Capacitiva tambm pode ser calculada pela frmula abaixo:
XC=
V Cef
I ef
(21)
VRef (V)
Ief (mA)
1 (1,01)
2 (2,04)
3 (2,98)
4(4,01)
5(5,01)
0,349
0,69
1,011
1,397
1,752
0,4
0,9
1,0
1,5
1,8
VCpp
(mV)
20
40
80
100
120
VCef
(mV)
10
20
20
40
40
Xc ()
25,00
22,22
19,78
26,67
22,22
Com tais dados, possvel gerar o grfico de Xc em relao aos valores de tenso pico
a pico no resistor:
Xc
Segundo o grfico acima, como Xc deveria ser constante para todos os casos, a linha
de tendncia linear, e o valor do coeficiente linear da queao gerada traduz-se na prpria
reatncia capacitiva. Temos ento, por inferncia dos valores medidos, o valor encontrado
para reatncia capacitiva foi:
X C (pelo grfico Xc X VRpp)=23,512
(22)
Ao compararmos com o valor ideal previamente calculado 23,405, temos uma boa
aproximao, com o erro de 0,46%. O que consideramos uma aproximao muito satisfatria.
Tambm possvel gerar os grficos de Ief, que a corrente eficaz do circuito. Se
cruzarmos com a tenso eficaz no capacitor, obteremos como coeficiente angular a reatncia
capacitiva. Se cruzarmos com a tenso eficaz no resistor, obteremos a resistncia do mesmo.
De forma que, como veremos nos grficos mais a frente, temos:
X C (pelo grfico Ief X VCef )=23,901 23,405 (erro:2,12 )
Ief X Vcef
f(x) = 23.9x - 0.82
Ief x Vref
f(x) = 0.97x + 0.11
f(KHz)
VRpp (V)
VRef (V)
Ief (mA)
1
2
3
4
5
6
7
8
9
10
1,88
1,92
1,96
1,96
1,88
1,96
1,88
1,96
1,92
1,96
0,654
0,673
0,670
0,675
0,666
0,670
0,654
0,677
0,655
0,663
0,6
0,7
0,8
0,8
0,6
0,7
0,7
0,8
0,6
0,6
VCpp
(mV)
400
324
200
220
204
144
100
78
50
40
Xc ()
235,70
163,64
88,39
97,23
120,21
75,99
54,06
34,47
29,46
23,57
Xc X f
f(x) = 300.53 x^-0.94
Ief X f
4.3.2
Simulado
Nesta seco, os circuitos feitos na parte B foram reproduzidos no software de
Figura 40 - De cima para baixo: Vref e Vcpp quando Vrpp igual a 1v.
Fonte: prpria.
Figura 41 - De cima para baixo: Vref e Vcpp quando Vrpp igual a 2v.
Fonte: prpria.
Figura 42 - De cima para baixo: Vref e Vcpp quando Vrpp igual a 3v.
Fonte: prpria.
Figura 43 - De cima para baixo: Vref e Vcpp quando Vrpp igual a 4v. .
Fonte: prpria.
Figura 44 - De cima para baixo: Vref e Vcpp quando Vrpp igual a 5v.
Fonte: prpria.
Figura 45 - De cima para baixo: Vref e Vcpp quando Vrpp igual a 6v.
Fonte: prpria.
Figura 46 - De cima para baixo: Vref e Vcpp quando Vrpp igual a 7v.
Fonte: prpria.
Figura 47 - De cima para baixo: Vref e Vcpp quando Vrpp igual a 8v. .
Fonte: prpria.
Figura 48 - De cima para baixo: Vref e Vcpp quando Vrpp igual a 9v. .
Fonte: prpria.
0,441
0,707
1,06
1,41
1,85
Ief (mA)
0,424
0,706
0,989
1,414
1,697
VCpp
(mV)
749,99
749,99
749,99
749,99
749,99
VCef
(mV)
265,16
265,16
265,16
265,16
265,16
Xc ()
625,38
375,58
268,11
187,53
156,25
Xc
Ief X Vcef
f(x) = + 265.16
Ief x Vref
f(x) = 0.92x + 0.04
Figura 50 - De cima para baixo: Vrpp , Vref e Vcpp quando freq. igual 1kHz.
Fonte: prpria.
Figura 51 - De cima para baixo: Vrpp , Vref e Vcpp quando freq. igual 2kHz.
Fonte: prpria.
Figura 52 - De cima para baixo: Vrpp , Vref e Vcpp quando freq. igual 3kHz.
Fonte: prpria.
Figura 53 - De cima para baixo: Vrpp , Vref e Vcpp quando freq. igual 4kHz.
Fonte: prpria.
Figura 54 - De cima para baixo: Vrpp , Vref e Vcpp quando freq. igual 5kHz.
Fonte: prpria.
Figura 55 - De cima para baixo: Vrpp , Vref e Vcpp quando freq. igual 6kHz.
Fonte: prpria.
Figura 56 - De cima para baixo: Vrpp , Vref e Vcpp quando freq. igual 7kHz.
Fonte: prpria.
Figura 57 - De cima para baixo: Vrpp , Vref e Vcpp quando freq. igual 8kHz.
Fonte: prpria.
Figura 58 - De cima para baixo: Vrpp , Vref e Vcpp quando freq. igual 9kHz
Fonte: prpria.
Figura 59 - De cima para baixo: Vrpp , Vref e Vcpp quando freq. igual 10kHz.
Fonte: prpria.
f(KHz)
1
2
3
4
5
6
7
8
9
10
Ief (mA)
1,122
1,145
1,149
1,151
1,151
1,152
1,152
1,152
1,152
1,152
VCpp (mV)
1220
1220
1220
749,99
749,99
749,99
749,99
749,99
749,99
1220
Xc ()
629,87
626,46
625,05
624,93
625,25
624,90
625,01
625,05
625,16
625,18
Xc X f
Ief X f
f(x) = 0x + 1.14
4.3.2
Terico
Este captulo destina-se a apresentao dos clculos para os circuitos da Parte B do
V Rpp
2 2
V Ref ( 1 ) =
V Ref ( 2 ) =
1
22
2
22
(23)
=0,345V
(24)
=0,707 V
(25)
V Ref ( 3 )=
V Ref ( 4 ) =
V Ref ( 5 )=
3
22
4
22
5
2 2
Para calcular
I ef =
=1,061V
(26)
=1,414 V
(27)
=1,768 V
(28)
V Ref
R
I ef ( 1 )=
I ef ( 2 )=
I ef ( 3 )=
I ef ( 4 )=
I ef ( 5 )=
(29)
V Ref (1)
R
(30)
V Ref (2)
=0,707 mA
R
V Ref (3)
R
V Ref (5)
R
(31)
=1,061 mA
(32)
V Ref (4 )
=1,414 mA
R
Para calcular
XC=
=0,354 mA
(33)
=1,768 mA
(34)
X C ( o mesmo para todos os casos) :
1
1
=
=23,405
2 fC 2 10 k 680 n
(35)
(43)
(44)
(45)
(46)
(47)
Os dados obtidos atravs dos clculos acima foram compilados na tabela abaixo:
VRpp (V)
1
2
3
4
5
VRef (V)
0,354
0,707
1,061
1,414
1,768
Ief (mA)
0,354
0,707
1,061
1,414
1,768
Tabela 24: Valores calculados para circuito parte B, variando a Vpp do resistor
Fonte: Prpria
Xc
f(x) = + 23.41
Ief X Vcef
f(x) = 23.41x + 0
Ief x Vref
f(x) = 1x - 0
Nessa segunda questo temos o gerador de sinais aplicando 2Vpp ao circuito, de forma
que tambm
Temos que VRpp = 2Vpp, portanto:
V Ref =
V Rpp
=0,707 V
2 2
(48)
Para calcular
I ef =
V Ref
=0,707 mA
R
Para calcular
XC =
XC :
1
2 fC
X C (1)=
X C (2)=
X C (3)=
X C ( 4)=
X C (5)=
X C (6)=
X C (7)=
X C (8)=
(49)
1
=234,05
2 1 k 680 n
1
=117,03
2 2 k 680 n
1
=78,02
2 3 k 680 n
1
=58,51
2 4 k 680 n
1
=46,81
2 5 k 680 n
1
=39,01
2 6 k 680 n
1
=33,44
2 7 k 680 n
1
=29,26
2 8 k 680 n
(50)
(51)
(52)
(53)
(54)
(55)
(56)
(57)
(58)
X C ( 9)=
1
=26,01
2 9 k 680 n
X C (10)=
Para calcular
(59)
1
=23,41
2 10 k 680 n
(60)
XC :
V Cpp= X c I ef 2 2
(61)
V Cpp (1)=X c(1) I ef 2 2=468,10
(62)
(63)
(64)
(65)
(66)
(67)
(68)
(69)
(70)
(71)
VRpp (V)
VRef (V)
Ief (mA)
VCpp (mV)
Xc ()
1
2
3
4
5
6
7
8
9
10
2
2
2
2
2
2
2
2
2
2
0,71
0,71
0,71
0,71
0,71
0,71
0,71
0,71
0,71
0,71
0,71
0,71
0,71
0,71
0,71
0,71
0,71
0,71
0,71
0,71
468,10
234,05
156,03
117,03
93,62
78,02
66,87
58,51
52,01
46,81
234,05
117,03
78,02
58,51
46,81
39,01
33,44
29,26
26,01
23,41
Xc X f
f(x) = 234.05 x^-1
Ief X f
f(x) = 0x + 0.71
4.4 Questes
Este subcaptulo destina-se s questes propostas no roteiro para a Parte B do
experimento, do tpico Avaliao e Reviso de Questes.
As questes 1, 2 e 3 pediam os procedimentos de maneira calculada e simulada, alm
dos grficos de Xc e Ief. O que j foi feito nos tpicos anteriores, de forma que neste tpico s
restam duas questes a serem resolvidas:
4. Monte o circuito da Figura abaixo. Ajuste o gerador de sinais para 2Vpp, mantendo-a
constante a cada medida. Varie a frequncia de acordo com a tabela. Mea e anote para cada
caso o valor da tenso e corrente eficaz no resistor 2. Na sequncia calcule a impedncia
equivalente do circuito. (Realize o procedimento utilizando o simulador e matematicamente).
5. Construa os grficos de Zeq e Ief para as Tabelas da questo anterior.
Simulado
f (kHz)
1-10
Vref (V)
1,41
Ief (mA)
0,073
Calculado
Para descobrir o valor de VRef entregue ao resistor 2 simples, bata aplicar a frmula
abaixo, tendo 2Vpp.
V Ref =
V pp
2 2
V pp
2 2
=0,707 V
(72)
V Ref
=37,8 A
R2
(73)
f (kHz)
1-10
Vref (V)
0,707
Ief (m A)
0,038
(74)
(75)
|Z eq|= R2 +X C2
(76)
f(KHz)
Xc ()
Zeq ()
1
2
3
4
5
6
7
8
9
10
234,05
117,03
78,02
58,51
46,81
39,01
33,44
29,26
26,01
23,41
12,28k j234,05
12,28k j117,03
12,28k j78,02
12,28k j58,51
12,28k j46,81
12,28k j39,01
12,28k j33,44
12,28k j29,26
12,28k j26,01
12,28k j23,41
|Z eq|
()
12802,14
12800,53
12800,24
12800,13
12800,09
12800,06
12800,04
12800,03
12800,03
12800,02
|Zeq| X f
Ief X f
|ValorTericoValorExperimental
|100
ValorTerico
(77)
CONCLUSO
Circuitos eltricos esto presentes em toda a parte, dessa forma a correta anlise destes
torna-se necessria no projeto e resoluo de problemas. A crescente complexidade de
circuitos eltricos acompanha a necessidade da evoluo da sociedade. Assim, necessrio o
uso de ferramentas matemticas que simplifiquem a anlise e projeto desses circuitos, bem
como, componentes que simplifiquem a atividade de projeto. Neste experimento foi explorado
o elemento capacitor em regime DC e AC.
Na parte A da atividade, foi montado cenrio com o objetivo de apreciar a variao do
tempo nos processos de carga e descarga do capacitor atravs de associaes de resistores e
fonte de alimentao, quando aplicvel. Apesar de limitaes no osciloscpio disponvel para
o experimento, podemos observar o comportamento exponencial na carga e descarga, bem
como a influncia da constante de tempo, RC, neste processo. Com as questes, e posterior
simulao, ficou claro o comportamento do capacitor enquanto curto-circuito em t=0, bem
como, elemento aberto, quando Vc=V.
Na parte B da atividade, foi analisado o comportamento do capacitor em regime AC.
Nesta situao ficou claro a relao inversamente proporcional entre a frequncia do sinal de
alimentao e a reatncia capacitiva, bem como a relao proporcional entre a frequncia e
amplitude da corrente, o que nos remeteu diretamente a teoria.
A construo de componentes eltricos, em geral, no apresenta valores ideais. Apesar
das dificuldades encontradas e erros sistmicos, os resultados prticos mostram grande
correlao com os resultados tericos e simulados, conforme estudo feito com base em erro
estatstico dos dados coletados.
Por fim, vale ressaltar que neste instante cai um novo vu acerca de componentes
eletrnicos, se por um lado cresce a complexidade na anlise destes novos circuitos, se abre
um leque de possibilidades ao introduzirmos o capacitor em nossos projetos.
REFERNCIAS BIBLIOGRFICAS