INSTITUTO DE

111Equation Chapter 1 Section 1

ELETRNICA DE POTNCIA

Programa de Ps-Graduao em Engenharia Eltrica

Centro Tecnolgico

Universidade Federal de Santa Catarina

TRABALHO

PROJETO DE UM CONVERSOR
MEIA-PONTE (HALF-BRIDGE) COMO
FONTE REGULADA (ATX12V)

Autores (alunos do mestrado):

Victor Luiz Flor Borges
Rafael Felipe Van Kan
Professores da Disciplina de Modelagem de Conversores Estticos:
Prof. Mrcio Ortmann
Prof. Marcelo Lobo Heldwein

Novembro/2015

Caixa Postal 5119, CEP: 88.040-970 - Florianpolis - SC

Tel. : (048) 3721.7464 - Internet: www.inep.ufsc.br
 - Instituto de Eletrnica de Potncia -1-

SUMRIO

PROJETO DO CONVERSOR MEIA-PONTE (HALF BRIDGE)....................................3

1. Introduo..........................................................................................................3
2. Conversor Meia-Ponte (Half Bridge) Topologia.............................................3
3. Modelagem no espao de estados......................................................................3
3.1 Validao do modelo..........................................................................................5
4. Especificaes de Projeto...................................................................................6
4.1 Tenso de entrada...............................................................................................6
4.2 Clculo dos capacitores de entrada....................................................................7
5. Projeto do conversor Half-Bridge......................................................................8
5.1 Tenso e corrente de sada..................................................................................8
5.2 Determinao das indutncias de filtragem, capacitores de sada e resistencias
de carga.................................................................................................................................8
5.3 Resistncias de teste para degrau de carga.......................................................11
5.4 Clculo do capacitor srie de desacoplamento.................................................12
6. Projeto do sistema de controle.........................................................................13
6.1 Especificaes do controle...............................................................................13
6.2 Projeto do compensador...................................................................................15
7. Resultados........................................................................................................17
7.1 Filtro EMI.........................................................................................................21
8. Referncias.......................................................................................................24
 - Instituto de Eletrnica de Potncia -2-

PROJETO DO CONVERSOR MEIA-PONTE (HALF BRIDGE)

1. INTRODUO
O presente trabalho apresenta um projeto de um regulador de tenso ATX12V utilizando
o conversor Meia-Ponte (Half Bridge), operando em modo de conduo contnua que atenda
os requisitos dinmicos especificados em catlogo.

2. CONVERSOR MEIA-PONTE (HALF BRIDGE) TOPOLOGIA

A topologia de conversor escolhida para o projeto o conversor CC-CC Meia-ponte
(Half-Bridge) apresentado na Figura 1. Optou-se pelo uso do conversor Half-Bridge por
proporcionar [3]:
- Isolamento entre fonte de alimentao e carga;
- Mais de uma sada;
- E um conversor que apresenta uma faixa de operao ideal que vai de 200W at
500W, sendo ideal para a potencia de projeto escolhida de 300W.

Figura 1 Conversor Meia-Ponte (Half-Bridge)

3. MODELAGEM POR BALANO VOLT-SEGUNDO DO INDUTOR E BALANO

DE CARGA DO CAPACITOR

A modelagem do conversor foi feita com anlise do funcionamento de suas quatro

etapas. As duas primeiras etapas so iguais ao funcionamento do conversor Buck. As outras
duas so tambm iguais, porm utilizada a chave correspondente ao ciclo negativo. A
diferena entre as modelagens do conversor Buck e do conversor Half-Bridge a tenso de
entrada. No conversor Half-Bridge a tenso de entrada a tenso no secundrio do
E
VSEC n
transformador, a qual expressa como 2 .
 - Instituto de Eletrnica de Potncia -3-

1 Etapa de operao: so definidas as equaes abaixo:

Tenso no indutor de filtragem:

E NS diL E NS diL E NS 1 diL E 1

vLo v0 LO O vO O vO . O n vO .
2 NP dt 2 NP dt 2 N P LO dt 2 LO
Corrente no capacitor:

vo dv v
iCo iLo Co o iLo o
R dt R (2)

2 Etapa de operao: so definidas as equaes (10), (11), (12) e (13) para o conversor
operando na segunda etapa.

Tenso no indutor de filtragem:

diLO diLO 1 diL 1

vLo v0 LO vO vO . O vO .
dt dt LO dt LO
Corrente no capacitor:
vo dv v
iCo iLo Co o iLo o
R dt R
O resultado da anlise das equaes resulta em um transformador CA de pequenos
v (t ) vSEC (t ) Vg VSEC
sinais, demonstrado na Figura 2, onde g e , onde . E apartir da anlise
de circuito do transformador encontra-se a funo de transferncia abaixo:

1
vo LO CO
GV ( ) VSEC1
d 1 1
j. j.
2

ROCO LOCO
 - Instituto de Eletrnica de Potncia -4-

Figura 2 Modelo de pequenos sinais.

3.1 VALIDAO DO MODELO

Para validao do modelo foi utilizado o conversor Half-Bridge com somente uma sada,
colocando o duty cycle fixo em 0.3, no que resulta em uma tenso de sada de 7.2 V.
Adicionando a primeira perturbao de 100 Hz e 0.01 de pico, foi obtido a resposta
apresentada na Figura 2.

Valida_planta Vo

5
0.04 0.06 0.08 0.1
Time (s)

Figura 3 Perturbao de 100 Hz e 0.01 de pico

Adicionando um segunda perturbao de 1 kHz e 0.01 de pico, foi obtido a resposta

apresentada na Figura 3.

Valida_planta Vo

5
0.036 0.04 0.044 0.048
Time (s)

Figura 4 Perturbao de 1 kHz e 0.01 de pico

 - Instituto de Eletrnica de Potncia -5-

4. ESPECIFICAES DE PROJETO

As especificaes solicitadas em catlogo para o projeto de uma fonte reguladora

ATX12V so mostradas nas sees seguintes.

4.1 TENSO DE ENTRADA

De acordo com o item 3.1 da folha de especificaes do ATX12V, a fonte deve ser capaz
de fornecer energia para a carga em dois nveis de tenso: 115VAC e 230VAC. especificado
em catlogo que a tenso mnima de funcionamento do conversor deve ser de 90VAC (RMS).
Portanto, o projeto ser realizado considerando uma tenso de 90V.
O projeto ter as seguintes tenses como base de clculo, conforme mostradas na tabela
1.

Tabela 1 Tenses de entrada para base de clculo

Tenses de entrada Tenso mnima de entrada Tenso de pico

Vin (115 VAC) EMIN 115 90V EMIN 115. pico 2. 2.E MIN 115 254.558V

Vin (230 VAC) EMIN 230 180V EMIN 230. pico 2.E MIN 230 254.558V

Como a fonte de reguladora deve funcionar com as duas tenses de entrada

especificadas, necessrio a utilizao de um retificador monofsico como dobrador de
tenso, como mostrado na figura 2. Portanto, a tenso de pico mnima do valor nominal de 115
VAC, foi multiplicado pelo fator 2 2 .

Figura 5 Retificador monofsico como dobrador de tenso

Atravs da chave S e de um circuito que seleciona a tenso desejada, a tenso de entrada

CA aplicada nos capacitores C1 e C2.

4.2 CLCULO DOS CAPACITORES DE ENTRADA

 - Instituto de Eletrnica de Potncia -6-

Os capacitores que iro alimentar o conversor so calculados conforme desenvolvimento

matemtico [1] abaixo:

Utilizando o dobrador de tenso na entrada:

EMIN . pico EMIN . pico.115 245.558V

VC min
Calculando a tenso mnima dos capacitores ( ) e considerando uma ondulao de
tenso de 5%:

VC min EMIN . pico 0.05 EMIN . pico 241.831V VC1 pk 2 EMIN 115 2.90 127.279V

Logo:

2VC min VC1 pk

VC1min 118.794V
3

P 300W
Com o rendimento especificado de 0.7 para potencia de sada de O e
frequncia mnima igual a 47Hz, calcula-se a potencia de entrada e a energia que cada
capacitor deve fornecer a cada meio ciclo. Utilizou-se a menor frequncia, pois o caso onde
se tem a maior ondulao de tenso no capacitor. Com estes parmetros possvel obter o
valor dos capacitores do circuito dobrador de tenso conforme desenvolvimento matemtico
abaixo:

PO PIN
PIN 428.571W WIN 9.119 J
f MIN

CDOB
Sendo C1 = C2 = :

WIN
CDOB 4.367 103 F
VC1 pk VC1min
2 2

Portanto, este o valor dos capacitores que iro alimentar o conversor meia-ponte. O
circuito com o estgio de entrada e o conversor para uma nica sada representado na figura
3.
 - Instituto de Eletrnica de Potncia -7-

Figura 6 Estgios do projeto.

5. PROJETO DO CONVERSOR HALF-BRIDGE

5.1 TENSO E CORRENTE DE SADA

A fonte reguladora foi projetada para todas as tenses de sada especificadas na tabela
2 do item 3.2.1 do catlogo.
Dentre as potencias de sada, foi especificada a de 300W, tendo as corrente mximas e
mnimas para as tenses de sada mostradas na tabela 4 do item 3.2.3.1.
A partir das especificaes de tenses e correntes mximas e mnimas, calculam-se a
relao de espiras do transformador, os valores das indutncias, valores dos capacitores de
sada e as resistncias de carga.

5.2 DETERMINAO DAS INDUTNCIAS DE FILTRAGEM, CAPACITORES DE

SADA E RESISTENCIAS DE CARGA

Para a determinao das indutncias de filtragem, escolhido um valor de razo cclica

(D) igual a 0,5 para regime permanente, pois quando se tem a ondulao de corrente mxima
na carga.
Primeiramente determina-se os valores das relaes de espiras do transformador atrves
do ganho esttico do conversor, conforme desenvolvimento matemtico.

Relao de espiras do transformador:

NS
n
NP

N 1
Especificando o numero de espiras do primrio igual a 1 ( P ), e sabendo os
valores da tenso de pico na entrada e a tenso de sada possvel encontrar os valores
N
de n e S .

VO
n2
EMIN . pico .D N S n.N P
 - Instituto de Eletrnica de Potncia -8-

Com o uso das equaes acima, encontram os valores para as tenses de sada,
conforme tabela 4.

Tabela 4 Relao de espiras

Tenses de sada N1 n N2
+12VDC 1 0.189 0.189
+5VDC 1 0.079 0.079
+3.3VDC 1 0.052 0.052
+12V2DC 1 0.189 0.189
-12VDC 1 0.189 0.189
+5VSB 1 0.079 0.079

f 50kHz
Sendo a frequncia de comutao igual a S e especificando uma ondulao
I Lo 5%
de corrente nos indutores igual a , calcula-se os valores das indutncias de
filtragem. Com os valores das indutncias e uma ondulao de tenso de sada igual a
VO 5%
, obtem-se os valores dos capacitores de sada.

Equao para clculo das indutncias de filtragem [3]:

EMIN . pico
LO n
8. f S .I Lo

Esta equao j considera uma razo cclica de 0.5, que o valor da pior situao para
a ondulao de corrente no indutor.

Equao para clculo dos capacitores de sada [3]:

EMIN . pico
CO n
32. f S .LO .VO

O valor do capacitor da sada principal no atendeu o critrio de mximo pico na carga

quando diminuda a potencia de sada. Para resolver este problema, aumentou-se o valor do
capacitor em 10 vezes. Para manter a mesma frequncia de ressonncia, foi diminudo o valor
do indutor na mesma grandeza.
 - Instituto de Eletrnica de Potncia -9-

Vocompensado I(Lo1)

20

15

10

0.06 0.064 0.068

Time (s)

Figura 7 Tenso e corrente de sada

Como no foi especificado qual seria a potencia nominal de cada sada, foi feito um
clculo da potencia mxima e mnima de sada e em seguida calculado a potencia mdia. Com
esta potencia mdia calcula-se uma carga mdia para o projeto do compensador da fonte. O
objetivo de se utilizar a mdia a obter uma resposta satisfatria para casos em que se tenha
carga mxima ou carga mnima. Para o clculo das resistncias de sada, segue-se o
desenvolvimento matemtico abaixo.

Resistncia e potencia mnimas:

V V 2
ROMIN CoMIN POMIN O
I OMAX ROMAX
Resistncia e potencia mximas:
V V 2
ROMAX CoMAX POMAX O
I OMIN ROMIN
Mdia das potencias:
P POMIN
PO OMAX
2

Determinao da resistncia de carga:

VO 2
RO
PO

Os valores so apresentados na tabela 5.

Tabela 5 Valores dos indutores e capacitores de sada

 - Instituto de Eletrnica de Potncia - 10 -

Tenses de sada LO CO RO
+12VDC 120 H 100 F 2.56
+5VDC 1mH 5 F 0.763
+3.3VDC 0.66mH 5 F 0.34
+12V2DC 2.4mH 5 F 4.394
-12VDC 2.4mH 5 F 76
-5VSB 1mH 5 F 3.8

5.3 RESISTNCIAS DE TESTE PARA DEGRAU DE CARGA

De acordo com a tabela 13 do item 3.2.7 do catlogo, deve ser dado um step de carga,
que resulte em um consumo de corrente acima da corrente nominal. Para o clculo das
resistncias de teste, segue exemplo para sada de 12V:

Clculo da corrente nominal:

VO
I NOMINAL
RO

Corrente de teste para o caso de 40% acima da nominal:

ITESTE 1.4 I NOMINAL

Calculo da resistncia de teste:

VO
REQ
ITESTE

Na tabela 6 so apresentadas as resistncias de teste para as diferentes tenses de sada.

Tabela 6 Resistncias de teste para step positivo de carga

Tenses de sada +12VDC +5VDC +3.3VDC Unidade
REQ 1.829 0.587 0.261

Clculo da corrente nominal:

VO
I NOMINAL
RO

Corrente de teste para o caso de 40% abaixo da nominal:

ITESTE 0.8I NOMINAL

Calculo da resistncia de teste:

 - Instituto de Eletrnica de Potncia - 11 -

VO
REQ
ITESTE

Na tabela 7 so apresentadas as resistncias de teste para as diferentes tenses de sada.

Tabela 7 Resistencias de teste para step negativo de carga

Tenses de sada +12VDC +5VDC +3.3VDC Unidade
REQ 3.201 0.954 0.425

5.4 CLCULO DO CAPACITOR SRIE DE DESACOPLAMENTO

A estrutura do conversor Half-Bridge exige a adio de um capacitor em srie com o
primrio do transformador, evitando que se passe uma corrrente contnua para o mesmo. Esta
corrente contnua poderia causar a saturao do ncleo do transformador, destruio das
chaves e mal funcionamento do conversor. Para projetar este capacitor so utilizados dois
critrios seguintes encontrados em [1].

1 Critrio Frequencia de ressonncia: O capacitor de acoplamento juntamente

com a indutncia de filtragem formam um circuito ressonante, que consequentemente
possu uma frequncia de ressonncia. Obedencendo a recomendao de que a
f
fR S
frequncia de ressonncia seja igual a 4 . Calculando o capacitor de
desacoplamento:

4
C DES 2
3.821nF
N
2 . f S 2 .LO . P
N S

2 Critrio Queda de tenso: Este critrio baseado na queda de tenso causada

pelo capacitor. Onde quanto menor o capacitor, maior a queda de tenso causada pelo
mesmo. Usando a equao abaixo, encontra-se o valor do capacitor.

VC DESC 0.05E 0.05 90 4.5V

(Visando a menor queda de tenso no capacitor)

NS IO
CDES . 2.746 F
N P 2. f S .VCDESC

Como o segundo critrio encontrou um valor maior de capacitncia que atende os dois
critrios, este foi utilizado no projeto.

6. PROJETO DO SISTEMA DE CONTROLE

 - Instituto de Eletrnica de Potncia - 12 -

Para o projeto de controle da fonte reguladora de tenso, foram especificados os

seguintes critrios conforme sees seguintes, tomando como base de clculo os valores
obtidos com a tenso de sada de +12VDC, pois esta a sada principal da fonte. Foi projetado
um controlador PI para o controle da tenso de sada do conversor. O circuito de comando dos
MOSFETS com compensador apresentado na figura 5.

Figura 8 Cicuito de comando com compensador

6.1 ESPECIFICAES DO CONTROLE

Ganho do sensor de tenso: kVO 0.1

Tenso de pico da triangular: VTRIP 5V
Modulador: 1
k PWM
V TRIP
Indutancia de filtragem: LO 120 H
Capacitor de sada CO 100 F
Frequncia de ressnancia f R 1.453kHz

Tenso no secundrio do V EMIN . pico

SEC 1 n
transformador 2

Sendo a funo de transferncia para controle da tenso:

1
LOCO
GV ( ) VSEC1
1 1
j. j.
2

RO CO LOCO

Primeiramente, encontra-se a funo de transferncia de lao aberto, para anlise da

resposta e posterior projeto do compensador. Para esta anlise segue-se desenvolvimento
abaixo:
 - Instituto de Eletrnica de Potncia - 13 -

Funo de transferncia de lao aberto:

FTLANC ( ) kVO .k PWM .GV ( )

Mdulo da funo de transferncia de lao aberto com o respectivo grfico (Figura 6):

FTLANC _ mod ( ) 20 log FTLANC ( )

Figura 9 Mdulo da FTLA no compensada.

Fase da funo de transferncia de lao aberto com seu respectivo grfico (Figura 7):

180
FTLANC _fase ( ) arg FTLANC

Figura 10 Fase da FTLA no compensada.

6.2 PROJETO DO COMPENSADOR

As especificaes desejadas para a funo de transferncia de lao aberto com

compensador mostradas no catlogo so as seguintes:
 - Instituto de Eletrnica de Potncia - 14 -

Obter margem de fase de no mnimo 45;

Obter margem de ganho em torno de 10dB;

Os parmetros para o projeto do compensador so apresentados abaixo, com suas

respectivas frmulas e resultados obtidos:

Margem de fase M F 85
Frequencia de
1
comutao em S 2. . f S 3.142 105
radianos/segundo s
S rad
Frequencia de C 2.094k
cruzamento 150 s

Encontrando os parmetros do compensador:

Frequencia do zero:
C 1
Z 1.311105
s
tan M F arg FTLANC C
2

Ganho esttico:

C
KC 0.032
FTLANC C C 2 Z 2

Constante de tempo do controlador:

1
7.629 106 s
Z
Compensador PI:
K C j. Z
C
j.

Com estes parmetros feita a anlise da funo de transferncia lao aberto com
compensador:

Funo de transferncia compensada:

 - Instituto de Eletrnica de Potncia - 15 -

FTLAC ( ) FTLANC .GV

Mdulo da FTLA compensada com seu respectivo grfico (Figura 8):

FTLAC _mod ( ) 20log FTLAC ( )

Figura 11 Mdulo da FTLA compensada.

Fase da FTLA compensada com seu respectivo grfico (Figura 9):

180
FTLAC_fase ( ) arg FTLAC

Figura 12 Fase da FTLA compensada.

Verefica-se nos grficos os seguintes resultados de frequncia de cruzamento e margem

de fase do sistema com a adio do compensador PI.

Frequencia de cruzamento da FTLA compensada:

rad
C _FTLAC 2079.7
s

Margem de fase da FTLA compensada:

 - Instituto de Eletrnica de Potncia - 16 -

M f _ compensada 180 FTLAC _fase C _ FTLAC 85.039

7. RESULTADOS
Resultados obtidos da tenso na carga com 90V (RMS) de tenso de entrada e
frequncia de 47 Hz apresentada na Figura 10.

Vocompensado

20

15

10

0 0.02 0.04 0.06 0.08 0.1

Time (s)

Figura 13 Tenso na carga para entrada de: 90Vrms, 47 Hz.

Com os testes atrves de steps de carga foram obtidos os resultados com step positivo
(Figura 11) e step negatico (Figura 12).

Vocompensado

13

12.5

12

11.5

11

0.04 0.042 0.044 0.046

Time (s)

Fig
ura 14 Step de carga positivo (90Vrms, 47 Hz)

Para o step positivo a tenso na carga atingiu um valor mximo de 13.04V.

 - Instituto de Eletrnica de Potncia - 17 -

Vocompensado

14

13

12

11

10

0.06 0.062 0.064 0.066 0.068

Time (s)

Figura 15 Step de carga negativo (90Vrms, 47 Hz)

Para o step negativo a tenso na carga atingiu um valor mximo de 14.34V.

Os resultados obtidos na Figura 13 apresentam as tenses na carga para todos os
valores de tenso de sida especificadas em catlogo, sendo a tenso de entrada da fonte 90V
(RMS).

V12V2DC V12negat V5VSB Vo33 Vo5

15

10

-5

-10

-15

0 0.02 0.04 0.06 0.08 0.1

Time (s)

Figura 16 Tenses na carga para todas as faixas de tenses de sada (90Vrms, 47 Hz)

Quando aplicado na entrada um valor de tenso de 260V (RMS) e frenquencia de 47

Hz a tenso na carga para +12VDC. Para um step de carga positivo o resultado apresentado
na Figura 14.
 - Instituto de Eletrnica de Potncia - 18 -

Vocompensado

13

12

11

0.04 0.042 0.044 0.046

Time (s)

Figura 17 Step de carga positivo (260Vrms e 47 Hz)

Conforme apresentado o tenso mxima foi de 13.26V. Para um step negativo de

carga o resultado apresentado na Figura 15.

Vocompensado

14

12

10

0.06 0.064 0.068 0.072 0.076

Time (s)

Figura 18 Step de carga negativo (260Vrms e 47 Hz)

Os resultados obtidos na Figura 16 apresentam as tenses na carga para todos os

valores de tenso de sida especificadas em catlogo, sendo a tenso de entrada da fonte 260V
(RMS) e frequncia de 47 Hz.
 - Instituto de Eletrnica de Potncia - 19 -

V12V2DC V12negat V5VSB Vo33 Vo5

15

10

-5

-10

-15

0 0.02 0.04 0.06 0.08 0.1

Time (s)

Figura 19 - Tenses na carga para todas as faixas de tenses de sada (260Vrms, 47 Hz)

Para o caso onde se aplica o Hold-up time, a tenso na carga tem resultado apresentado
na Figura 17. Onde vemos a resposta da tenso na carga e da tenso da rede.

Vocompensado

20
15
10
5
0

Vrede

100

-100

0 0.04 0.08 0.12 0.16

Time (s)

Figura 20 Tenso na carga e na rede com Hold-up time

7.1 FILTRO EMI

Foi simulado e medido os valores com da corrente na entrada do conversor, corrente da

rede e frenquencia da corrente na entrado do conversor sem e com a adio de um filtro na
 - Instituto de Eletrnica de Potncia - 20 -

entrada denominado de LISN. As Figuras 18, 19 e 20 apresentam o grficos sem a adio do

LISN.

Iin

250

200

150

100

50

-50

0 0.02 0.04 0.06 0.08 0.1

Time (s)

Figura 21 Corrente aps ponte retificadora sem LISN

Irede

300

200

100

-100

-200

-300

0 0.02 0.04 0.06 0.08 0.1

Time (s)

Figura 22 Corrente da rede sem LISN.

Iin

0.014
0.012
0.01
0.008
0.006
0.004
0.002
0

140 150 160

Frequency (KHz)

Figura 23 Espectro da corrente da Figura 19.

 - Instituto de Eletrnica de Potncia - 21 -

Conforme figuras a corrente apresenta valor de 7.45 mA em frenquencia de 150 kHz.

Ao adicionar a LISN foi feita novamente a validao do modelo, para saber se o

mesmo representa ainda o comportamento do conversor. Para o caso da adio do LISN a
Figura 22 apresenta a corrente na entrada do conversor.
Vo Valida_planta

0 0.02 0.04 0.06 0.08 0.1

Time (s)

Figura 24 Vermelho resposta com LISN em azul resposta modelo.

 - Instituto de Eletrnica de Potncia - 22 -

Iin

-2

0.02 0.04 0.06 0.08 0.1

Time (s)

Iin

0.006m

0.004m

0.002m

0m

-0.002m

149.8 150 150.2 150.4

Frequency (KHz)

Figura 25 Corrente aps retificao.

Aps os testes com a LISN, foi adicionar o filtro. Figura 23 representa a validao do
modelo com filtro.

Vo Valida_planta

0 0.02 0.04 0.06 0.08 0.1

Time (s)

Figura 26 Resposta para validao do conversor com filtro de EMI.

 - Instituto de Eletrnica de Potncia - 23 -

8. REFERNCIAS

[1] BARBI, Ivo. Projeto de fontes chaveadas. 2.ed. Florianpolis: Ed. do Autor, 2007.

[2] BARBI, Ivo. Eletronica de Potncia. 7. Ed. Florianpolis: Ed. do Autor, 2012.

[3] ERICKSON, R.W.& MAKSIMOVIC, D. Fundamentals of Power Electronics. 2 Edio.

[4] MARTINS, C. Denizar. Semicondutores de Potencia controlados, Conversores CC-CC

Isolados e Conversores CC-CC a Tiristor (Comutao Forada). Florianpolis.
Agosto/2014.