INFORME DE CONSULTA

Nombre: Mauricio Dvalos

Curso: Segundo A
Tema: Buffer de 3 entradas

Objetivos:
Definir el concepto del buffer de 3 estados.
Identificar las caractersticas tcnicas del buffer de 3 estados.
Entender el funcionamiento del buffer de 3 estados.
Encontrar un circuito de aplicacin para el buffer de 3 estados.

Desarrollo:
Definicin
Un buffer de tres estados es aquel que permite obtener aparte de los tpicos niveles lgicos
0 y 1, una salida de alta impedancia.
La salida de alta impedancia, tambin llamada Hi-Z causa que el pin ya no tenga
relevancia en el circuito, esto permite que varios circuitos puedan compartir la misma
lnea de salida.

Caractersticas tcnicas y lgica de funcionamiento

Dado que este buffer tri-estado permite desactivar una salida, se utiliza dicha cualidad
como un medio de control, que es comnmente utilizado en registers o circuitos de
registro.
Explicado de una mejor manera y ms simplificada tenemos:
A: Una entrada
B: Un ente de control
C: Una salida

Fig 1. Circuito bsico de un buffer tri-estado

Dado que B es mi ente de control, a travs de los niveles ALTO o BAJO, me indicar si
la salida esta ACTIVADA o DESACTIVADA respectivamente y posteriormente la salida
C, depender de la entrada A, tal y como se indica en la siguiente tabla de verdad:

Fig 2. Tabla de verdad de un buffer tri-estado

En el mundo comercial se puede encontrar una variedad de circuitos integrados que

poseen buffers tri-estado internamente, uno de los ms utilizados es el 74LS240 que
cuenta con 8 buffers, posee 20 pines y sus entradas son de tipo PNP.

Fig 3. Configuracin de pines del circuito integrado 74LS240

Circuito de aplicacin
Encontramos incluidos a los buffers de 3 estados en el circuito de una SRAM asncrona
de 32k 8, los cuales interfieren en el proceso de Lectura o READ, como vemos a
continuacin:
En el modo lectura (READ), la entrada de habilitacin de escritura est a nivel ALTO y
la salida de habilitacin est a nivel BAJO. La puerta G1 desactiva los buffers de entrada,
y la puerta G2 activa los buffers de tres estados de salida de las columnas. Por tanto, los
ocho bits de datos almacenados en la direccin seleccionada se llevan a travs de las E/S
de las columnas hasta las lneas de datos (E/S1 a E/S8), que actan como lneas de salida
de datos.

Conclusiones:
El buffer de 3 estados permite las salidas de 1 lgico, 0 lgico y alta impedancia.
El buffer de 3 estados cuenta con una entrada, un ente de control que activar o
desactivar la salida y la salida en s.
Cuando la salida del buffer se encuentra en estado Hi-Z, permite que varios circuitos
compartan la salida.
El funcionamiento del buffer de 3 estados se basa en la activacin o desactivacin de
la salida, lo cual permite tener un control ms amplio en cuanto a los niveles lgicos
que estn a la salida de nuestros circuitos.

Recomendaciones:
Se recomienda al docente de la manera ms cordial, que posteriormente se elabore
una prctica hacienda uso del buffer de 3 estados.
Bibliografa:

Electronica-teoriaypractica.com. (2017). Available at: http://electronica-

teoriaypractica.com/circuitos-ttl-con-salida-en-3-estados/
Es.wikipedia.org. (2017). Buffer triestado. Available at:
https://es.wikipedia.org/wiki/Buffer_triestado
Electronica-teoriaypractica.com. (2017). Available at: http://electronica-
teoriaypractica.com/circuitos-ttl-con-salida-en-3-estados/