Professional Documents
Culture Documents
Grupo: 243004_13
INTEGRANTE:
COD: 1049622597
COD:1095810159
COD: 1047376709
TUTOR:
OCTUBRE
2016
PARTE 1: Ejercicios a desarrollar
SOLUCION:
TABLA DE LA VERDAD
I I1 I2 I3 F
0
0 0 0 0 0
0 0 0 1 0
0 0 1 0 0
0 0 1 1 0
0 1 0 0 0
0 1 0 1 1
0 1 1 0 1
0 1 1 1 0
1 0 0 0 0
1 0 0 1 0
DESCRIPCION EN VHDL
DIAGRAMA RTL
SIMULACION
2. Describa con sus propias palabras (no copy-paste) qu es, cmo funciona y
principales usos de un multiplexor. Disee con compuertas lgicas (AND, OR y
NOT) un multiplexor de 4:1 (4 entradas una salida). El diseo debe incluir tabla de
verdad y mapas de Karnaught para la salida.
SOLUCION:
MULTIPLEXOR
0 0 I0
0 1 I1
1 0 I2
1 1 I3
F=S 1 . S0 . I 0 + S1 . S0 . I 1 + S1 . S 0 . I 2 + S1 . S 0 . I 3
DESCRIPCION EN VHDL
SIMULACION
3. Describa con sus propias palabras (no copy-paste) qu es, cmo funciona y
principales usos de los decodificadores. Disee con compuertas lgicas (AND, OR
y NOT) un decodificador de 2-lneas a 4- lneas. El diseo debe incluir tabla de
verdad y mapas de Karnaught para cada salida.
SOLUCION:
DECODIFICADOR
0 0 0 0 0 1
0 1 0 0 1 0
1 0 0 1 0 0
1 1 1 0 0 0
O0= E 1 . E
0
1 . E0
O 1= E
O2=E1 . E 0
O3=E1 . E 0
DESCRIPCION EN VHDL
DIAGRAMA RTL
SIMULACIN
SOLUCION:
DESCRIPCION EN VHDL
DIAGRAMA RTL
SIMULACIN
SIMULACIN
CONCLUSIONES