Professional Documents
Culture Documents
2º semestre 2012/2013
1
Problemas
Based on
Sedra/Smith
Microelectronic Circuits 5/e
Chap 5. – BJTs
Chap. 6 – Differential
5
Modelos Totais: relações i(v) não lineares
Figure 5.20 Large-signal equivalent-circuit models of an npn BJT operating in the active mode
in the common-emitter configuration.
Table 5.3
npn and pnp BJT ´symbols and equivalent simple models indicating the positive
current flow and voltages when they are biased at forward active region.
7
4 regiões de funcionamento
saturação 1. BE e BC OFF
vBE, vBC < VDON=0.5V
TJB OFF (iC,B,E≈0)
ativa direta 2. BE e BC ON
vBE ≈ vBC > VDON ⇒
vCE = vCB - vBE ≈ 0V
(VCEsat ≈ 0.2 - 0.3V)
TJB ON (saturado)
3. BE ON e BC OFF
corte
vBE > VDON e vCE > 0.3V ⇒
vBC<VDON
TJB ativo (com ganho)
ICQ oQ
VCEQ
Figure 5.19 (a) Conceptual circuit for measuring the iC –vCE characteristics
of the BJT. (b) The iC –vCE characteristics of a practical BJT.
Amplificador
Low: 0
Figure 5.26 (a) Basic common-emitter amplifier circuit. (b) Transfer characteristic of the
circuit in (a). The amplifier is biased at a point Q, and a small voltage signal vi is superimposed
on the dc bias voltage VBE. The resulting output signal vo appears superimposed on the dc
collector voltage VCE. The amplitude of vo is larger than that of vi by the voltage gain Av.
11
inversor
High: 1
Amplificador
Low: 0
Figure 5.26 (a) Basic common-emitter amplifier circuit. (b) Transfer characteristic of the
circuit in (a). The amplifier is biased at a point Q, and a small voltage signal vi is superimposed
on the dc bias voltage VBE. The resulting output signal vo appears superimposed on the dc
collector voltage VCE. The amplitude of vo is larger than that of vi by the voltage gain Av.
12
Ponto de funcionamento em DC: análise gráfica e analítica (1de2)
14
Exercício TJB1a: Polarização DC simples
Dado : TJB com β = 100
DBE: IS = 1 fA; n=1,2; VT = 25 mV; VCC = 6 V; e RB = 100 kΩ .
Pedido: (a) RC e VBB para VCE ≈ 3.2 V; IC ≈ 1 mA.
KVL entrada
VBB + vi = RB iB + vBE em DC
vi = 0 ⇒ VBB = RB IB + VBE =
= RB IC / β + VBE
como iC = Is [exp (vBE / nVT) – 1]
VBB = (RB / β) IC + n VT ln(IC / IS)
⇒ VBB = 1,83 V
KVL saída
VCC = RC IC + VCE ⇒
RC = (VCC - VCE) / IC = 2,8 kΩ
15
Circuito Total, em DC e em AC
Figure 5.48 (a) Conceptual
circuit to illustrate the
operation of the transistor as
an amplifier. (b) The circuit of
(a) with the signal source vbe
eliminated for dc (bias)
analysis.
Circuito em DC
Fontes AC eliminadas
Condensadores em Circuito
Aberto
Circuito Total
Bobinas em Curto Circuito
Figure 5.50 The amplifier circuit of Fig. 5.48(a) with the dc
sources (VBE and VCC) eliminated (short circuited). Thus only the
signal components are present. Note that this is a representation of
the signal operation of the BJT and not an actual amplifier circuit.
Circuito em AC
Fontes DC eliminadas & TJB com modelo incremental
16
Modelo para análise em AC: modelo incremental ou dinâmico
Figure 5.58 The hybrid-p small-signal
model, in its two versions, with the
resistance ro included.
(a) represents the BJT as a voltage-
controlled current source (a
Transconductance amplifier), and that
in (b) represents the BJT as a current-
controlled current source (a current
amplifier).
17
Exercício TJB1b&c: Baseado no Sedra 5.2
Dados: β = 100, n = 1, VT = 25 mV, IS = 1 fF;
VCEsat = 0,3 V; VCC = 6 V; RB = 100 kΩ.
Pedido: (b) AV = ∆vO / ∆vBE e Av = Vo / Vbe
(c) ∆vI para TJB sempre na zona activa.
considere como em (a) iC ≈ IS exp (vBE/n VT)
(b) AV = dvCE / dvBE|Ic=1mA =
− RC (diC / dvBE) |Ic=1mA =
= dvCE / dvBE|Ic=1mA = − [RC IS / (nVT)] [exp (vBE/(nVT)] =
= − RC IC / (nVT) = − 120 iguais porque são duas formas de fazer o
Av = − gm RC = − 120
} mesmo cálculo (gm = (diC / dvBE) |Ic=1mA) =
= 40 mS)
Figure 5.30 Graphical determination of the signal components vbe, ib, ic, and vce when a signal
component vi is superimposed on the dc voltage VBB (see Fig. 5.27).
19
Polarização DC por RE: RE comum à malha de entrada e saída
Condensadores de
Co acoplamento em AC (Ci &
Co) e de contorno de
Ci
AC (CE)
π o
24
Resposta em frequência: efeito dos condensadores
iµ
Z’be
V’sig zπ
R’sig
Figure 5.72 Determining the high-frequency response of the CE amplifier: (a) equivalent circuit.
ganho em média frequência do EC divisor de temsão da entrada
Low-pass circuito passa-baixo |Gv| Gv0
com dois pólos ω1,2 = |sp1,2| e um -20dB/dec
zero ωz = |sz| -40dB/dec
exercício: calcular as expressões ω1 ω2 ωz -20dB/dec logω
de ω1,2 e ωz 26
Exercício TJB5: Baseado no Sedra 5.14 (1 de 3)
(a) Em regime contínuo (vulgo DC) calcule as
correntes e tensões em todos os ramos do
circuito sabendo que o BJT tem β=100. Enuncie
as Leis da Teoria de Circuitos e as relações do
BJT que utilizar.
KVL malha de entrada V = R i + v
BB BB B BE
+
Relação da junção BE vBE ≈ 0,7 V
⇓ para V~Volt e R~kΩ ⇒ I~mA
iB = (VBB - vBE) / RBB = 23µA
KVL malha de saída VCC = RC iC + vCE
+
Relação de correntes no BJT iC = β iB Figure 5.53 Example 5.14: (a) circuit;
β>>1 ⇓ iE ≈ iC (b) dc analysis; (c) small-signal model.
Electrónica Geral
Transparências de apoio às aulas
2º semestre 2012/2013
Funcionamento da UC
Objectivo
Entender o funcionamento básico dos circuitos eletrónicos mais
utilizados em equipamento de medida de sinais biológicos
Organização das aulas / elementos de estudo
•Aulas Teóricas 2 x 1h30m x 13,5 semanas: slides
•Aulas Problemas 1h30m x 7 semanas: slides e enunciados problemas
•Aulas Laboratório: Guias e Esquema de relatório
Introdução e Simulação 1h30m x 3 semanas
Medidas experimentais 2h x 3 semanas
1
2/20/2013
Funcionamento da UC Planeamento
Calendário Planeamento da execução
Amplificadores
6 18 - 23 Mar ------ Lab 1 medida entregue Relat
Filtros
7/8 25 - 26 Mar Filtros Filtros Lab 1 med turno 2
Pásco
a 3 - 6 Abr Osciladores
Conversores de
13 6 - 11 Mai ------ Lab 3 circ c AOs entregue Relat
potência
Conversores de
14 13 - 18 Mai Conv Pot Lab 3 med turno 2
potência
15 20 - 24 Mai Sist Eletr Biomedicos
3
Funcionamento da UC
Avaliação
Duas componentes.
•Relatórios de Laboratório: ponderação de 35% da média das
notas de 3 relatórios. Relatórios entregues 21h após a sessão de
medidas. Sem nota mínima.
Os horários de dúvidas são no laboratório para que se possam tirar dúvidas
da parte de medidas experimentais. Os alunos podem efectuar medidas para
preparação da aula.
2
2/20/2013
Capítulo 1
1. Sinais Eléctricos
Os sinais elécricos (tensões ou correntes) apresentam uma dada variação no tempo
vX(t) ou iX(t). No entanto, pode haver interesse no seu processamento no domínio
do tempo ou da frequência, consoante a aplicação.
Para matemáticamente obter a descrição equivalente no domínio da frequência
V(ω
ω) ou I(ω
ω), de sinais periódicos usa-se as séries ou transformadas de Fourier TF.
Para sinais não periódicos a transformada de Laplace TL.
3
2/20/2013
1. Sinais Eléctricos
Sinal analógico periódico soma de 3 componentes sinusoidais no
tempo ( onda aproximadamente quadrada com tempos de
subida e de descida não nulos e ondulações na amplitude nos
patamares) ⇒ 3 riscas na frequência (1ª, 2ª e 3ª harmónica)
1. Sinais Eléctricos
Sinais digitais vX(t)
Os sinais elétricos digitais têm um espectro muito rico. Sinais têm só 2 valores
possíveis “0” e “1”. Cada valor corresponde a uma unidade: bit.
A limitação da resposta em alta frequência dos sistemas electrónicos (fH)
deforma-os . Deixa de haver transições abruptas e surgem atrasos.
No exemplo da figura em que a duração de cada bit é de 1ns (1Gbit/s) nota-se
claramente os tempos de subida e descida dos impulsos (bit).
No exemplo de 10ns (100Mbit/s) os sinais são aproximadamente ideais
(transições abruptas e patamares “0” e “1” constantes.
0 1 0 0 0 1 1 1 0
a 100Mbits/s
a 1Gbit/s
4
2/20/2013
1. Sinais Eléctricos
Os sinais eléctricos (tensões ou correntes) são afectados pelo ruído (sinais
indesejáveis normalmente aleatórios).
Muitas vezes, nomeadamente em sistemas de medida de sinais biológicos
que são de baixa frequência, há ruído não aleatório, que está associado à
rede de alimentação de energia eléctrica (50 Hz e suas harmónicas). Este
ruído pode ser proveniente de radiação ou sinal conduzido por condutores
(deficiente filtragem dos circuitos de alimentação).
Sinal analógico
com ruído
Sinal digital
com ruído
5
2/20/2013
Sistema de sincronismo
de cada varrimento do
ecrã ⇒ imagem fixa
Define início da rampa Amplificador ganho variável
(escala de tempos)
Gerador de onda triangular
não sincronizado sincronizado (frequência variável)
11
Sistema de sincronismo
de cada varrimento do
ecrã ⇒ imagem fixa Gerador do relógio
Define fase do relógio
conversor tensão corrente para osciloscópio ou voltímetro: ponta de corrente 12
6
2/20/2013
Interpolação linear
Visualização sem interpolação
Interpolação senx/x
Visualização com interpolação 14
7
2/20/2013
Exemplo de Multiplicador:
par diferencial com uma
entrada na fonte de
polarização
Filtra ruído alta-frequência
amplificado (escala log) e rectificado
vIN1 = V1cos ω1t
8
2/20/2013
Exemplo de Multiplicador:
par diferencial com 2ª entrada na fonte de polarização
17
Não se tem no ecrã uma risca mas uma imagem da curva do filtro 18
9
2/20/2013
A escala de amplitudes é em
geral logarítmica (dB) e a
variável é em geral a
potência (dBm ou dBW)
19
10
2/20/2013
injecçao de
compensação Amplificador
do ruído ganho variável
Amplificador
diferencial
VDC IN VDC OUT1
Filtro Passivo: Duplo T RC
VDC OUT2
elimina banda (50Hz rede)
Amplificador não
inversor de ganho
ajustável
11
2/20/2013
Filtro Rejeita-banda
atenua ruído de 50 Hz
23
12
2/20/2013
13
2/20/2013
27
O isolamento que
se consegue com os
sensores ópticos
garante mais
segurança para o
paciente
28
14
2/20/2013
29
30
15
2/20/2013
31
16
Electrónica Geral
Transparências de apoio às aulas
2º semestre 2012/2013
3
1. Símbolo: MOSFET canal n
D
(d)
1/λ = VA = V’A L
Tensão de Early
V’A = função da tecnologia
≈ 5 a 50 V µm-1
Não há uma saturação perfeita (iD depende de vDS) portanto
iD = iD (vGS, vDS). Admitindo a dependência com vDS linear, a equação na zona
de saturação escreve-se: iD ≈ K (vGS - Vt) 2 (1 + λ vDS)
Para haver continuidade na zona de tríodo tem-se:
iD ≈ K [2 (vGS – Vt) vDS – vDS2] (1 + λ vDS) (se 1/λ >> VDSS despreza-se λ no tríodo)
Da fig.4.16 a inclinação das curvas iD(vDS) num ponto IDQ(VDSQ) define uma
resistência rds = ro = (∂iD / ∂vDS)-1:
ro = 1 / K λ (VGSQ − Vt)2 = (VDSQ + 1/λ) / IDQ (≈ 1 / λ IDQ se VDSQ << 1/λ)
9
5. Modelos equivalentes: sinais fortes
Corte Tríodo (geral) Tríodo vDS ≈ 0
iG=0 iD=0 iG=0 iD iG=0 iD
G D G D G D
vGS vDS vGS vDS vGS RON vDS
iDT
S S S
iDT ≈ K [2 (vGS – Vt) vDS – vDS2] (1 + λ vDS) RON ≈ 1 / 2 K (vGS – Vt)
vDS ≈ 0 ⇒ vDS<< 2(vGS-Vt)
Saturação
Figure 4.17 Large-signal equivalent
circuit model of the n-channel MOSFET
in saturation, incorporating the output
resistance ro. The output resistance
models the linear dependence of iD on
vDS and is given by Eq. (4.22).
11
4. Regiões de funcionamento do MOSFET canal p. Relações i(v).
iG = 0 porque o óxido é isolante: Rox ≈ ∞
1. Se vSG & vDG < |Vtp| (porque Vtp < 0) & vSD qualquer
⇒ duas junções pn em série “costas com costas” ⇒ uma inversa
⇒ iD ≈ 0: FET OFF - ZONA DE CORTE (sem canal)
2. Se vSG & vDG > |Vtp| ⇒ de KVL vSD = vSG + vGD = vSG – vDG < vSG – |Vtp| = VSDS >
0
⇒ iD > 0: FET ON – ZONA DE TRÍODO (canal entre Fonte e Dreno)
e demonstra-se que:
iD ≈ K [2 (vSG – |Vtp|) vSD – vSD2] Introdução do efeito
com K=µnCOX(W/L)/2 (coeficiente da corrente [A V-2]) de λ em 2. e 3. ⇒
Quando vSD=VSDS ⇒ vDG = |Vtp| canal estrangulado no dreno multiplicar iD por
Canal: v = 0 ⇒ rectangular; 0< v < V ⇒ trapezoidal; (1 + λ vSD)
DS SD SDS
SD = VSDS ⇒ triangular;
3. Se vvSG > |Vtp| & vDG < |Vtp| ⇒ vSD > VSDS = vSG – |Vtp|
⇒ iD > 0 e demonstra-se que iD ≈ K (vSG – |Vtp|)2
⇒ iD independente de vSD: FET SATURADO – ZONA DE SATURAÇÃO
(canal triangular)
12
5. Modelos equivalentes: sinais fracos (definição)
cada grandeza iX ou vX (componente total) é decomposta numa parcela
constante IX ou VX (valor médio – vulgo DC) e numa variável ix e vx (vulgo AC)
iX = IX + ix ou vX = VX + vx
W
Figure 4.47 (c) Simple High-frequency equivalent tOX L
circuit model for the MOSFET (to simplify analysis).
15
6. Circuitos: Polarização com realimentação por RS (PFR)
Polarização DC do MOSFET com
realimentação negativa: RS série-série
(RS comum às malhas de entrada & saída)
+ iD↑ ⇒ vRS↑ ⇒ vGS↓ ⇒ iD↓
VGG KVL – malha de entrada
- VGG = VDD RG2 / (RG1 + RG2) = vGS + RS iD
recta de carga da entrada (ILL)
Figure 4.23 (a) Circuit for Example 4.5. ILL com RS = 0
característica i(v) do MOSFET
iD ≈ K (vGS - Vt)2 @ saturação VGG / RS
VDD
CS recta de carga dinâmica
da saída (“AC”)
0 = RD id + vds ⇒
Example 4.5 circuit with bypass
capacitor at Source resistor.
⇒ vo = vds = - RD id
recta de carga estática da
saída (“DC”) ⇓
VDD = RD iD + vDS + RS iD vo = - gm RD vgs
19
6. Circuitos: EXERCÍCIO MOS2 Polarização por RS (AC)
Dados: NMOS K = 0,25mAV2, Vt = 1.5V
Pedido: Ganho de tensão Gv = vout / vin com
RG1 RD e sem condensador CS tal que 1/ωCS ≈ 0
+ com CS (S curto-circuitado à referência)
+
CS vout
vin = vgs e vout = − gm vgs RD
vin ⇓
RG2
- - Av = vout / vin = − gm RD
Example 4.5 circuit with bypass gm = 2 (ID K)½ = 615µS ⇒ Av = - 3,7
capacitor at Source resistor. sem CS (S ligado à referência por 6kΩ)
+ +
vin = vgs + gm vgs RS e vout = − gm vgs RD
5MΩ
vout
6kΩ
vin ⇓
- - Av = vout / vin = − gmRD / (1+ gmRS) = − 0,79
Atenua: se gmRS>>1 ⇒ Av≈−RD/RS
+ +
Como nos circuitos com AOs com realimentação negativa, AV só
vin vout depende das resistências exteriores ao componente electrónico
- - Neste caso o componente é o MOSFET e a realimentação por RS
20
6. Circuitos: Polarização com realimentação por RG
Polarização DC do MOSFET com realimentação
negativa: RG paralelo-paralelo
(RG entre um nó da malha de entrada e um da de saída)
a chamada recta de
t1 < t2
ou
carga de entrada MOS1 MOS2
Figure 4.32 Biasing the iD(vGS) devia antes
MOSFET using a large Vt1 < Vt2
drain-to-gate feedback ser chamada recta VDD / RD
resistance, RG. de transferência da
entrada para a saída
∆iD
porque vGS entrada e iD saída VDD
21
6. Circuitos: EXERCÍCIO MOS3 Polarização por RG (1de3)
Dados: NMOS K = 0,25mAV−2,
Vt = 1,5V, λ = 0,02 V-1
Pedido: Ganho de tensão Gv = vout / vin,
as resistências de entrada e saída, Rin e
Rout Rout, e a máxima amplitude de vin “sem
distorcer” o sinal de saída.
Figure 4.38 Example 4.10: Cálculo dos valores dos elementos do modelo
(a) amplifier circuit equivalente em regime dinâmico depende do PFR
KVL – 15 = ID RD + VDS = ID 10k + VGS
i(v) do MOS na Sat: iD= K (VGS – Vt)2 (1 + λ VGS) ⇒ ID = 1,14mA e
VGS = 3,57V > Vt logo saturação OK
22
7. Circuitos: EXERCÍCIO MOS3 polarização por RG (2de3)
+
- gds = go = K (VGS – Vt)2 λ = 6,25µS ⇒
RS vOS ro = rds = 1 / gds = 159,9kΩ
-
AV = voD / vsig =
Figure 4.49 (Ex 4.30 and 4.31) Capacitively
coupled common-source amplifier & − gm (rds//RD//RL) [RG / (RG+Rsig)] =
common-drain with RS as load
= − 5,85
Rin = vi / ii = RG = 4,7 MΩ
Rout = voD / ioD = ro // RD =
= 13,7 kΩ
29
7. Circuitos: EXERCÍCIO MOS5 polarização com fonte de corrente
e saída por dreno ou fonte em regime dinâmico (3de5)
Pedido: (d) RL=0: Av, Rin e Rout = ?
Dreno comum ou seguidor de Fonte
+
vOD
-
RS vOS
vOS
-
RS
is
Figure 4.49 (Ex 4.30 and 4.31) Capacitively
coupled common-source amplifier &
common-drain with RS as load
÷ tensão ⇒ vsigRG / (RG+Rsig) = vgs+vos
Rin = RG = 4,7MΩ KCL ⇒ gmvgs = vos/ (rds//RS)
vsig = 0 ⇒ vos = - vgs ⇒ ⇓
gerador gmvgs é uma AV = voS / vsig = [RG/ (RG+Rsig)] ×
resistência 1/gm ⇒ × [gm (rds // RS) / (1 + gm (rds // RS))] =
Rout=rds//1/gm = 1,03kΩ = 0,915 ≤ 1
30
7. Circuitos: EXERCÍCIO MOS5 polarização com fonte de corrente
e saída por dreno ou fonte em regime dinâmico (4de5)
Dado: Agora λ = 0
Pedido: (f1) RS=0: Av, Rin e Rout = ?
= K (vGS–Vt)2 ⇒ VGS=2,5V>Vt
+
vOD
PFR: 0,5
VDS=VDD–RDI+VGS = 5 V ⇒
-
RS vOS
-
VGD= VGS − VDS = − 2,5V < Vt sat. OK
gm = 2 K (VGS – Vt) = 1 mS
Figure 4.49 (Ex 4.30 and 4.31) Capacitively
coupled common-source amplifier &
gds = go = 0 ⇒ rds = 1 / gds = ∞
common-drain with RS as load AV = voD / vsig = −gm(RD//RL)[RG/(RG+Rsig)]
= − 5,88
Rin = RG = 4,7MΩ
Rout = RD = 15kΩ
31
7. Circuitos: EXERCÍCIO MOS5 polarização com fonte de corrente
e saída por dreno ou fonte em regime dinâmico (5de5)
Dado: Agora λ = 0
Pedido: (f2) RL=0: Av, Rin e Rout = ?
+
vOD
-
RS vOS
- vOS
RS
Figure 4.49 (Ex 4.30 and 4.31) Capacitively
coupled common-source amplifier &
common-drain with RS as load / vsig = [RG/ (RG+Rsig)] ×
Rin = RG = 4,7MΩ × [÷ tensão ⇒ vsigRG / (RG+Rsig) =
vgs+voS
vsig = 0 ⇒ voS = - vgs ⇒
KCL ⇒ gmvgs = vos/ (rds//RS)
gerador gmvgs é uma
⇓
resistência 1/gm ⇒
AV = voS gm RS / (1 + gm RS)] =
Rout= 1/gm = 1 kΩ
= 0,918 ≤ 1
32
7. Circuitos: EXERCÍCIO MOS6 polarização com fonte de corrente
e saída no dreno e entrada na fonte em regime dinâmico sem rds (1de3)
Dado: igual a MOS5f.
Pedido: (a) AV, Rin, Rout = ?
Av=(gm+gds)(RD//RL//rds)/{1+(gm+gds)Rsig/[(GD+GL)/(GD+GL+gds)]}
= 0,06 << 1 porque Rsig>>>Rin
Não se usa este circuito quando Rsig elevado
Para Rsig = 0 ⇒ AV = 6 ≈ ganho do Fonte Comum
muito mais trabalhoso mas o resultado é semelhante a λ = 0
35
7. Circuitos: EXERCÍCIO MOS7 polarização por RS e entrada na
fonte e saída no dreno em regime dinâmico (1de2)
iDD ← Dado: nMOS: Vt = 0,5V,
iD ↓ iR1↓ K = 0,5mAV-2 e ID = 0,05mA; VDS =
VRD = VR3, VDD = 1,5V, Rsig = 100Ω,
D IR1 << ID.
Rsig Pedido: (a) R1, R2, R3 e RD=? PDD= ?
vsig S G
(b) AV, Rin, Rout = ?
(a) KVL GS:VDDR2/(R1+R2)=VGS+R3ID
VDS=VRD= VR3 ⇒ RD = R3 & VDS = RD,SID ⇒ KVL DS: VDD=3RD ID
⇒ RD = R3 = 10kΩ & VDS = 0,5V. MOS na sat. ⇒ ID=K (VGS−Vt)2
⇒ VGS = 0,82V > Vt e VGD=VGS+VSD=0,82−0,5=0,32<Vt ⇒
saturação OK. IR1 = VDD / (R1+R2) < ID / 100 ⇒ R1+R2 > 3MΩ
KVL GS: R2=(VGS + R3 ID)(R1+R2) / VDD= 2,63MΩ ⇒ R1 = 368kΩ
PDD = VDD IDD = VDD (ID+IR1) = 75,8µW
36
7. Circuitos: EXERCÍCIO MOS7 polarização por RS e entrada na
fonte e saída no dreno em regime dinâmico (2de2)
(b)
iD ↓
iout Av = gm (RD//RL) / (1 + gmRsig) = 0,06
D gm=2K(VGS-Vt)=0,32mS
vsig
Rsig G ⇒ Rsig << 1/gm = 3,2kΩ
S
⇒Av ≈ gm RD = − 3,16
sem aproximação
Av = gmRD / [1+(gm+G3)Rsig] = 3,04
Impedância vista da S: RinS = Vs / - Is = −Vgs / − gmVgs = 1 /gm
⇒ Rin = RinS // G3 = 3,2k // 10k = 2,4kΩ
37
7. Circuitos: polarização com bobinas de bloqueio
Em alta frequência onde é mais fácil
+VDD
realizar boas bobinas (ex: sistemas de
comunicações sem fios), pode-se usar
+VGG LD bobinas para polarizar transístores.
1 Em DC: vGS = VGG e vDS = VDD
LG vOUT Em AC: LG e LD são equivalentes a um
circuito aberto (bloqueiam AC)
Bobinas de Bloqueio Lch (Choke inductor):
vIN atenção que muitos autores traduzem
erradamente por Bobinas de Choque
Fonte de corrente =
Dreno dum MOS com
VGS=VDS & Colector
dum BJT com VCE=VBE
(como díodo)
39
7. Circuitos: Resumo de amplificadores simples com MOS & BJT
Andar/Característica AV AI Rin Rout Aplicação típica
Fonte Comum (CS) ↑(<0) ↑↑ ↑ ↑ amplificador
Dreno Comum (CD) ≤1 ↑↑ ↑↑ ↓↓ isolador / amplif. corrente
Porta Comum (CG) ↑(>0) = 1 ↓↓ ↑ banda larga
Degeneração de Fonte (SD) ↑(<0) ↑↑ ↑↑ ↑ amplificador / isolador
Emissor Comum (CE) ↑↑(<0) ↑ ↑ ↑ amplificador
Colector Comum (CC) ≤1 ↑ ↑↑ ↓↓ isolador / amplif. corrente
Base Comum (CB) ↑↑(<0) ≤ 1 ↓↓ ↑ banda larga
Degeneração de Emissor (ED) ↑ ↑ ↑↑ ↑ amplificador / isolador
40
7. Circuitos: Resumo de amplificadores simples com MOS & BJT
Montagem AV AI Rin Rout
Fonte Comum − gmR’L ∞ ∞ { // RGG } RD // rds
VDD
OFF
Amplificador
GV = - gm RD
vO = v I − Vt
ON
Figure 4.26 The NMOS inverter. −Vt Vt VDD
Figure 4.26 (c) Transfer characteristic showing vOmin = 0,17V
operation as an amplifier biased at point Q.
43
VDD
7. Circuitos: EXERCÍCIO MOS 8 Inversor nMOS iD
VDD = 5 V
R= 5 kΩ
Dado: Inversor nMOS da figura K=10−3 e Vt = 2V
D
RD
TEC
vD
vG
Pedido:
Característica de
transferência vO(vI)
Vt=2V
OFF: corte
VDD=5V
saturação
vI=vO+Vt=2,9V
ON: tríodo
vO=0,9
V 44
7. Circuitos: Inversor CMOS (composto) (1de6)
vI = VDD
vI
Figure 4.54 Operation of the CMOS inverter when vI is high: (a) circuit with vI = VDD (logic-1
level, or VOH); (b) graphical construction to determine the operating point; (c) equivalent circuit.
vI
vI = 0
Figure 4.55 Operation of the CMOS inverter when vI is low: (a) circuit with vI = 0 V (logic-0
level, or VOL); (b) graphical construction to determine the operating point; (c) equivalent circuit.
48
7. Circuitos: Inversor CMOS (composto) (5de6)
Na zona BC
vOAB – |VtP| < vI < vOCD + VtN
Das análises anteriores NMOS & PMOS ON sat
⇓
Se os transístores tiverem
parâmetros idênticos (KP = KN &
QN in triode VtN = |VtP|) a característica é
region
simétrica e vI = VDD / 2
(exemplo da figura)
Figure 4.56 The voltage transfer
characteristic of the CMOS
inverter.
49
7. Circuitos: Inversor CMOS (composto) (6de6)
50
7. Circuitos: EXERCÍCIO MOS9 Inversor CMOS (1de3)
Dado: Inversor CMOS da figura.
Pedido: Característica de transferência vO(vI)
VDD=5V
Kn=0,1mAV-2
Kp=50µAV-2
Vtn=1V
Vtp=1V
51
7. Circuitos: EXERCÍCIO MOS9 Inversor CMOS (2de3)
52
7. Circuitos: EXERCÍCIO MOS9 Inversor CMOS (3de3)
• Este exemplo tem ganho infinito na
vO (V)
zona média (Qn e Qp saturados) porque
λ=0 e não há carga (RL = ∞), portanto
High 1
}
amplifica
Qn e Qp sat.
teria uma inclinação (derivada) igual ao
ganho
Gv = − (gmn + gmp) (ron // rop // RL)
Low 0
onde RL representa a carga do inversor.
vI (V)
Neste exemplo e na teoria considerou-se
sempre RL = ∞.
Vtn VDD−Vtn
• Para Kn > Kp há uma deslocação da
High e Low ⇒ circuitos digitais
zona média para tensões abaixo de
Amplificador ⇒ circuitos analógicos
VDD/2, como se nota na figura.
• O mesmo sucede se Vtn < Vtp (sugere-se
adaptar os cálculos para verificar esta
afirmação).
53
7. Circuitos: Resistência variável MOS & EXERCÍCIO MOS10
• MOS equivalente a uma resistência
R comandada por tensão (vG)
RON ≈ 1 / 2 K (vGS – Vt)
vI vO para vDS ≈ 0 ⇒ vDS<< 2(vGS-Vt)
vG o circuito é um divisor de tensão ⇒
Gv = RON/(R+RON) = 1/ [1 + R 2 Kp (vGS - Vt)]
Electrónica Geral
Transparências de apoio às aulas
2º semestre 2012/2013
1. Amplificador simples: Ch 4 e 5
2. Amplificador Diferencial: Ch 7
3. Amplificador de rendimento elevado: Ch 14
4. Amplificador de banda larga: Ch 12
5. Amplificador de ganho elevado: Ch 14
6. Resposta na frequência: Ch 6
7. Amplificador multiandar: Ch7
8. Caracterização aos terminais: Ch 1 e An B
Problemas:
1
3/9/2013
Amplificadores
Circuitos que aumentam o nível de energia associada a
um sinal eléctrico
iI +VDC iO iI iO
vI vO vI vO
−VDC
Figure 1.10 (a) Circuit symbol for amplifier. (b) An amplifier with a common
terminal (ground) between the input and output ports.
2
3/9/2013
3
3/9/2013
4
3/9/2013
5
3/9/2013
}
Zin Zout
Gv = − [(rπ // RB)/(rπ //RB + Rsig)]] gm (RC // ro)
Dreno comum
6
3/9/2013
Gv = Vo / Vi = s R C / (1 + s R C)
|Gv (0)| = 0 e |Gv (∞ ∞)| = 1
ωz = 0 e ωp = 1 / RC
Gv = [RL/(R+RL)]](1+sRC) / [1+s(R//RL)C]]
|Gv (0)| = RL/(R+RL) e |Gv (∞∞)| = 1
ωz = 1 / RC e
ωp = 1 / (R//RL)C > ωz
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
13
Vo = − g RL e Vi = v + g v (R//C) =
= v + g [R / (1 + s R C)]]
⇓
ωz = 1 / RC e ωp = (1 + g R) / RC > ωz
no caso do bipolar rπ torna os cálculos mais trabalhosos mas conclusão idêntica
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
14
7
3/9/2013
8
3/9/2013
Circuitos RC passa-baixo
condensador a realimentar em paralelo/paralelo
Exemplo: Cµ EC (Cgd SC);
Gv = − g RL (1 − s C / g) / (1 + s C RL)
|Gv (0)| = g RL e |Gv (∞
∞)| = 1
gRL
z
p 1
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
17
9
3/9/2013
10
3/9/2013
alta frequência: Cgs,ππ >> Cgd,µµ mas Cgd,µµ em realimentação (ligados entre o nó de
entrada e o de saída) ⇒ efeito multiplicativo para a entrada - efeito de Miller
Miller
⇓
Em geral
|1/sCgd| >> R’L
para que toda a
corrente da fonte vá Figure 4.50 High-frequency response CS amplifier: (a) equivalent
para a carga circuit; (b) simplified circuit (c) circuit with the equivalent
capacitance Ceq; (d) frequency response plot (low-pass).
pólo dominante: ωp ≈ 1/R’sig(Cgs+ Ceq) = 1/R’sig[Cgs+ Cgd(1 + gmR’L)]
11
3/9/2013
Soluções
(a) AV = − 7
(b) fH = 382 kHz
(c) fL = 160 Hz
(d) Av = − 7; fH = 371 kHz; Zin
fL = 153 Hz Example 4.12
e ± 4.13.
12
3/9/2013
13
3/9/2013
14
3/9/2013
Análise de
varrimento em
frequência
15
3/9/2013
AV
Simulação SPICE
− 20dB/déc (cont.)
Zin
fL fH
− 20dB/déc
Nesta zona Zin
apresenta um zero e
um pólo próximos
16
3/9/2013
3. Amplificador diferencial
DC
17
3/9/2013
vD/2 −vD/2
RI I
RI I
RI I
vD/2 −vD/2
Modo Diferencial – pela simetria “v” os nós
comuns ≡ ref em AC ⇒ Fonte I contornada ⇒
2 emissores comuns em paralelo com excitação em RI I
oposição de fase (ve1 = − ve2 = 0) e nós não ligados
em oposição (vc1 = − vc2)
GVD ≈ (vc1-vc2) / vd = − gm RC; Zid ≈ 2 rπ
CMRR = |GVD / GVC| >> 1 ⇒ 2 gm RI >> 1 (em geral RI → ∞)
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
36
18
3/9/2013
Modo comum:
2 amplificadores com
fonte degenerada em
RI
paralelo com RS = 2RI
Modo diferencial:
2 amplificadores com
fonte comum com
Figure 7.1 The basic MOS differential-pair configuration.
excitação em oposição
MC vG1,2=vG: GVC = vd1,2/vg ≈ − RD / 2 RI; de fase
GVC12 = (vd1−vd2) / vg = 0
MD vG1,2 = ± (vG1 − vG2) / 2 = vD / 2: GVD = vd1,2 / vd ≈ − gm RD /2;
GVD12 = (vd1−vd2) / vd ≈ − gm RD; Zid = Zic = ∞
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
37
(b) gm=2√
√IDQK=1mS; Gvd=-gmRD/2=-2,5; Gvd = − gm RD / 2 = − 2,5;
Gvd12 = 2 Gvd = − 5; Gvc = − gm RD / (1+2gmRI)= − 0,0125;
0,01 Gvc = 0;
Vd1 = |Gvd| 1mV = 2,5 mV; Vd1 = |Gvd12| 1mV = 5 mV;
Vd1c = |Gvc| 0,5mV = 6,23 µV; Vd12c = 0×
×0,5mV = 0
(c) CMRRd1 = |Gvd / Gvc| = 200,5 = 46 dB; CMRRd12 = |Gvd12 / Gvc12| = ∞
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
38
19
3/9/2013
vE < VT ⇒ iS = 0 iS iS
VEsat
Isat Isat vE3
RCD
gmo <> iS (vS )
vE > VT ⇒
vE2
vE1
20
3/9/2013
vE
vE vE
vE
VT
t t t t
iD iD iD iD
t t t t
21
3/9/2013
22
3/9/2013
vD
vE
vD
vE
23
3/9/2013
GV ≈ 1 ; GI ≈ β o ; Zo ≈ 1/gm ; Zi ≈ β o RL distorção de
Figure 14.7 class B transfer characteristic
cruzamento
results in crossover distortion. VCC>>VBEon ⇒ desprezável
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
47
24
3/9/2013
MOSFET
corrente baixa T↑↑ ⇒ mais cargas iD↑
↑ ⇒ mais colisões iD↓
corrente elevada T↑
corrente média iD(T) ≈ constante
com bipolares é sempre T↑ ↑ ⇒ iC↑
}
são termicamente mais críticos
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith Figure 14.37 Power MOSFET iD(vGS)50
25
3/9/2013
26
3/9/2013
27
3/9/2013
28
3/9/2013
iC
Darlington = Transistor com super β
iB
iC = iC1 + iC2 = β1 iB + (β
β1+1) β2 iB =
= [β
β1 + (β
β1 + 1) β2] iB ≈ β1 β2 iB
⇒ β = [β
β1 + (β
β1 + 1) β2] iB ≈ β1 β2
iE
Substitui um transístor bipolar simples que tem β ≈̶ 100 a
500 obtendo-se β ≈ 104 a 25× ×104
Atenção que VBEon dum Darlington ≈ 2× ×VBEon dum TJB
normal
VBE DARL = VBE1 + VBE2 e VBE1 < VBE2 porque IC1 = IC2 / β2
e
VCEsat DARL = VCEsat1 + VBE2 > VBE2 > VCEsat2 Q2 não satura
29
3/9/2013
30
3/9/2013
3 condensadores de
acoplamento
Entre o gerador (excitação)
e o 1º andar, entre os 2
andares, e entre o 2º andar
e a carga.
Ambos os andares EC estão
gerador 1º andar 2º andar carga polarizados com uma
resistência de emissor
O amplificador tem 3 condensadores de (realimentação que
acoplamento (zero triplo na origem e 3 estabiliza o PFR) e um
pólos) e 2 de contorno de RE (2 zeros < 2 divisor de tensão a definir a
pólos), logo apresenta em baixa frequência tensão na base
5 pólos. Com condensadores semelhantes
predominam os pólos de contorno de RE
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
62
31
3/9/2013
4º andar: CC com polarização com RE. Isolador com ZinCC >> e ZoutCC << RL
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
63
32
3/9/2013
3º andar
2º andar −VCC
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
65
33
3/9/2013
34
3/9/2013
Para se ter vi elevado para um dado vs (e portanto Avo vi elevado) tem que
se ter Rs << Ri ⇒ se Rs elevado tem que se ter na entrada um andar DC
(ou Seguidor de F: SF) ou CC (ou Seguidor de E: SE). Note-se que DC e
CC têm Av ≈ 1 ⇒ preferível SF e SE que têm Ri elevado e Av>1.
Para se ter vo elevado tem que se ter Ro << RL ⇒ se RL baixo tem que se ter
na saída um andar DC ou CC.
No entanto, estes andares têm Av ≈ 1 ⇒ amplificador multiandar: na
entrada SF ou SF e na saída DC ou CC.
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
70
35
3/9/2013
36
3/9/2013
37
3/9/2013
38
3/9/2013
Contem 2 pares
diferenciais (Q1/Q2 e
Q3/Q4) com saídas
diferenciais polarizados
com fontes de corrente e a
carga do 2º par são 2
transístores (Q5/Q6) com
as bases ligadas à saída
do Vocm error amplifier
β1 + β 2 + 2 / A D
vO−− e depois
vO+ obtem-se − v I + (1 − β 2 ) + v I − (1 − β 1 ) + 2VOCM (β 1 + 1 / A D )
v O− =
β1 + β 2 + 2 / A D
Based on Microelectronic Circuits - Fifth Edition Sedra/Smith
78
39
3/9/2013
40
3/9/2013
41
3/9/2013
42
Electrónica Geral
Transparências de apoio às aulas
2º semestre 2012/2013
2
Filters and Tuned Amplifiers
3
1. Definição de Filtro
Funcionalidade do Filtro: Dos vários sinais presentes num sistema é
necessário seleccionar o sinal que contém a informação relevante
(desejável) e atenuar todos os outros (sinais interferentes ou
indesejáveis)
4
1. Definição de Filtro
60 dB atenuação
5
1. Definição de Filtro
Os filtros encontram utilização em muitas aplicações:
• Selecionar energia em determinadas bandas (ex.: EEG)
• Suprimir componentes de Interferência Electromagnética (EMI
– ruído proveniente de campos electromagnéticos externos ou
internos: radiado ou conduzido) (ex.: 50 Hz da rede)
• Evitar espalhamento espectral ou aliasing (filtro anti-aliasing –
alisar. ex.: recuperação de imagens digitalizadas
em ecografias)
• Realizar integração ∫ ou diferenciação ∂ não ideais
• Reduzir o ruído por limitação do espectro no sistema (ex.:
amplificador sintonizado – Lock-in)
• Redução da radiação de ruído - Compatibilidade (com outros
sistemas) Electromagnética (EMC) (ex: supressão de harmónicas
geradas em sistemas de comutação que podem perturbar outros
sistemas) 6
1. Definição de Filtro
Um Filtro processa um sinal. Para uma análise no domínio da frequência
define-se a função de transferência T(s) em regime sinusoidal
xX(t) = XX + xx (t)
xx = componente variável de
valor médio (DC) nulo
em regime sinusoidal
xx = Xx cos (ω
ω t + φ)
Figure 12.1 The filters are linear circuits:
two-port network with transfer function Xx amplitude
T(s) ≡ Vo(s)/Vi(s) = N(s) / D(s). ω frequência angular = 2π πf(Hz)
φ fase na origem
T(s) = Vo(s) / Vi(s) = |T(s)| exp jφ
φT(s)
Um filtro processa a amplitude e, ou a fase do sinal vI
por forma a obter vO através de |T(s)| e φT(s)
T(s) = N(s) / D(s): N(s) = 0 ⇒ zeros sz; D(s) = 0 ⇒ pólos sp 7
1. Definição de Filtro: tipos de filtragem da Amplitude |T|
Banda de Passagem (Band-Pass) e Banda de Rejeição ou Atenuação (Band-Stop)
filtro ideal em janela
Função de
Transferência
com 5 pólos e
5 zeros no ∞
Figure 12.7 Fifth-order low-pass filter with all transmission zeros at infinity:
(a) Transmission characteristics and (b) Pole–zero pattern.
V0 (s ) ωp1ωp2 2 ωp2 4
T(s ) = =
Vi (s ) 2
sω p 2 2 2
sω p 4 2
(s + ωp1 )(s + + ωp 2 )(s + + ωp 4 )
Q Q 10
2. Especificações: atenuação vs frequência
Figure 12.5 Pole–zero pattern
Exemplo de T(s) Passa-Baixo for the low-pass filter of Fig.
12.3. Fifth-order filter (N = 5).
Função de Transferência
com 5 pólos e
4 zeros de transmissão
2 2 2 2
V0 (s ) ωp1ωp 2 ωp 4 (s 2 + ω l1 )(s 2 + ωl 2 )
T(s ) = =
Vi (s ) ωl21ω l22 2
sω p 2 2 2
sω p 4 2
(s + ωp1 )(s + + ωp 2 )(s + + ωp 4 ) 11
Q Q
2. Especificações: atenuação vs frequência
Especificações Passa-Banda Amax
Um filtro Real tem duas bandas de transição Máxima atenuação na
banda de passagem
ωP1,2
Frequencias limite da
banda de passagem
Amin
Minima atenuação nas
bandas de rejeição
ωS1,2
Frequencias limite da
banda de rejeição
Função de Transferência
com 6 pólos & 5 zeros
2 2 2 2 2
V0 (s ) ωp1ωp 3 ωp 5 s(s 2 + ωl1 )(s 2 + ω l 2 )
T(s ) = =
Vi (s ) ω l21ω l22 2
sω p 1 2 2
sωp 3 2 2
sω p 5 2
(s + + ωp1 )(s + + ωp 3 )(s + + ωp 5 )
Q Q Q 13
3. Aproximação (matemática de T(s))
Função Matematica que obedece às especificações
Butterworth ou Aplanamento Máximo →
Elíptico ou
igual ondulação e zeros transmission →
14
A fim de ajudar a proteger a sua priv acidade, o PowerPoint bloqueou a transferência automática desta imagem.
3. Aproximação: Butterworth
Ordem N ⇒ ∂(n)|T|/∂ω(n)|ω=0 = 0 @ n≤2Ν−1
1 1
| T( jω) |= | T( jωP ) |=
2 ω 2N
1+ ε ( ) 1 + ε2
ωP
Amax = A (ωP) = 10 log (1+ ε2)
A (ω) = 1 / |T(ω)|dB
⇒ ε = √(10Amax/10 – 1)
Amin < 10 log [1 + ε2 (ωS / ωP)2N] ⇒ N
Tabelas de polinómios normalizadas
Normalização à frequência fP: Ω = ω / ωP
Normalização à atenuação máxima Amax ⇔ ε :
ω / ωP) εN = Ω εN
Ω’ = (ω
Figure 12.8 The magnitude ω=0 ⇒ Ω’=0)| = 1
Para qualquer N: |T(ω
response of a Butterworth filter. e |T(ω ωP ⇒ Ω’=1)| = 1 / √
ω=ω √2 = − 3dB15
3. Aproximação: Butterworth
ε = √(10Amax/10 – 1) = 0.5088
10 log [1 + ε2 (ωS / ωP)2N] > 25dB ⇒ N ≥ 9
⇒ω
ωo = ωP ε1/9 = 6.773 × 104 rad s-1
Das tabelas substituindo s (que devia ser S’) por s/ω
ωo obtem-se
próximo slide ⇒ 18
3. Aproximação: EXERCÍCIO FLT1 Butterworth 2de3
ωo9
T(s ) = 2 2 2 2
(s + ωo )(s + s1.879ωo + ωo )(s + s1.532ωo + ωo )
2 2
(s 2 + sωo + ωo )(s 2 + s0.347ωo + ωo )
+
s = j ω (rad s-1) = j 2 π f (Hz)
+
ωo = ωP (1/εε)1/9 = 6.773 × 104 rad s-1
⇓
|T(log f)|dB & arg T(log f)
diagrama de Bode de T(f)
Figure 12.11 Poles of the ninth-order
Butterworth filter of Example 12.1. 19
4. Aproximação: EXERCÍCIO FLT1 Butterworth 3de3
ω9o
T(s ) = 2 2 2 2
(s + ωo )(s 2 + s1.879ωo + ωo )(s 2 + s1.532ωo + ωo )(s 2 + sωo + ωo )(s 2 + s0.347ωo + ωo )
20
4. Aproximação: Chebyshev
Igual tremor – Amax = 10 log (1+εε2)
1
| T( jω) |= or ε = √(10Amax/10 – 1)
2 2
1 + ε C ( ω)
n
|ω Ω| ≤ 1 ⇒ Cn (Ω
ω / ωP| = |Ω Ω) = cos [(n arc cos(Ω
Ω)]
|ω Ω| > 1 ⇒ Cn (Ω
ω / ωP| = |Ω Ω) = cosh [(n arc cosh (Ω
Ω)]
C0 (Ω
Ω) = 1
C1 (Ω
Ω) = Ω
C2 (Ω Ω2 - 1
Ω ) = 2Ω
C3 (Ω Ω 3 - 3Ω
Ω ) = 4Ω Ω
C4 (Ω Ω 4 - 8Ω
Ω ) = 8Ω Ω2 + 1
C5 (Ω Ω 5 - 20Ω
Ω ) = 16Ω Ω 3 + 5Ω Ω
Figure 12.12 Sketches of the transmission ..............
characteristics of representative (a) even-order and Ω ) = 2n-1 Ω n - . . . . . . . . .
Cn (Ω
(b) odd-order Chebyshev filters. ..............
Notar que: a ordem n ⇒ nº de max+min na Banda de Passagem; A(ω
ωP) = Amax;
n par ⇒ A(0) = Amax & n impar ⇒ A(0) = 0 dB. 21
4. Aproximação: Chebyshev
Ω)] ⇒ n
Amin < 10 log [ 1 + ε2 Cn2(Ω 1 << ε2 Cn2
AP = 0,25 dB ⇔ ε = 0,243
1 S + 4,10811 4,10811
2 S2 + 1,79668 S + 2,12403 2,05405
3 (S + 0,76722)(S2 + 0,76722 S + 1,33863) 1,02702
4 (S2 + 0.42504 S + 1,16195)(S2 + 1.02613 S + 0,45485) 0,51352
5 (S + 0,43695)(S2 + 0.27005 S + 1,09543)(S2 + 0.70700 S + 0,53642) 0,25676
AP = 0,50 dB ⇔ ε = 0,349
1 S + 2,86278 2,86278
2 S2 + 1,42562 S + 1,51620 1,43138
3 (S + 0,62646)(S2 + 0,62646 S + 1,14245) 0,71570
4 (S2 + 0,35071 S + 1,14245)(S2 + 0,8466 S + 0,356412) 0,35785
5 (S + 0,362332)(S2 + 0.22393 S + 1,03578)(S2 + 0.58625 S + 0,47677) 0,17892
AP = 1 dB ⇔ ε = 0,509
1 S + 1,96523 1,96523
2 S2 + 1,09773 S + 1,10251 0,98261
3 (S + 0,49417)(S2 + 0,49417 S + 0,99420) 0,49130
4 (S2 + 0,27907 S + 0,98650)(S2 + 0,67374 S + 0,27940) 0,24565
5 (S + 0,28949)(S2 + 0.17892 S + 0,98831)(S2 + 0.46841 S + 0,42930) 0,12283 24
4. Aproximação: EXERCíCIO FLT2 Chebyshev vs Butterworth 1de3
Dado:
T(0)=1
Amax=1dB
Amin=25dB
fP=10kHz
fS=15kHz
Pedido: T(s) = ?
ε= √(10Amax/10 – 1) = 0.5088 ΩS = ωS / ωP
20 log [εε 2n-1 (ωS / ωP)n] > 25dB ⇒ N ≥ 4
Como ωS/ω
ωP = 1,5 (não >> 1)
ΩS)] > 25dB ⇒ N≥
20 log [εε Cn(Ω ≥5 ⇒ NCheb<NButt 25
4. Aproximação: EXERCíCIO FLT2 Chebyshev vs Butterworth 2de2
Da tabela normalizada para Amax = 1dB e N = 4
T(S) = 0,24565/(S2 + 0,27907 S + 0,98650)(S2 + 0,67374 S + 0,27940)
desnormalizando S = s / ωP = s / 2 π 104 = j f / 104
Graficos de Bode de T(log f) ⇒ Não se verifica a atenuação mínima a 15 kHz
Amax = 1dB
92dB
∆φ = 4x90 = 360º
4x20=80dB
26
4. Aproximação: EXERCíCIO FLT2 Chebyshev vs Butterworth 2de2
Da tabela normalizada para Amax = 1dB para N = 5
T(S) =0,12283 / (S + 0,28949)(S2 + 0.17892 S+0,98831)(S2 + 0.46841 S + 0,42930)
desnormalizando S = s / ωP = s / 2 π 104 = j f / 104
Graficos de Bode de T(log f)
0,5
-1
3 4 5
-1,5
6000 8000 104
Frequência (Hz)
f < fS = 15 kHz fP = 10 kHz
0
-50
117dB
Amplitude dB
∆φ = 5x90 = 450º -100
-150
5x20=100dB
-200
-250
10 10 10 10 27
Frequência (Hz)
5. Transformações de frequência: Passa-alto – Passa-baixo
Tpa(s) = Tpbx(S)|S=ωP/s
Verifique-se para uma biquadrática (2º grau) sem perda de generalidade
N Bpbx (S) 1 (s / ωP ) 2
B pbx (S) = = 2
⇒ Bpa (s) =
D Bpbx (S) S + S / QP + 1 (s / ωP ) 2 + (s / ωP ) / Q P + 1
EXERCÍCIO FLT3
Calcule especificações do passa-baixo equivalente dum passa-alto que
deve atenuar menos de 1dB a partir de 1GHz e mais de 20dB antes de
900MHz.
Resolução: APpadB = 1dB; ωPpa = 2π fPpa = 2π 109; ASpadB = 20dB; ωSpa
= 2π fSpa = 2π 900×106. Atendendo à normalização S = ωP / s ⇒
APpbxdB = 1dB; ΩPpbx = 1; ASpbxB = 20dB; ΩSpbx = ωPpa /ωSpa = fPpa / fSpa
= 1 / 0,9 = 1,1(1). 28
5. Transformações de frequência: Passa-banda – Passa-baixo
Tpbd(s) = Tpbx(S)|S=[s2+ ωo2]/Bs com ωo2 = ωP1 ωP2 e B = ωP2 − ωP1
Verifique-se para uma função de 1º grau sem perda de generalidade
N Bpbx (S) 1 s / ωP Q P
Tpbx (S) = = ⇒ Tpbd (s) =
D Bpbx (S) S +1 (s / ωP ) 2 + (s / ωP ) / Q P + 1
Vout (s ) ω1
|T|dB T(s) = =
Vin (s) s + ω1
1 pole s p = − ω1
f1
ω1 = 2 π f1 = 1 / (R1C1)
Τ( ω1) = 1 / (1+j) ⇒ |T|=1/√
Τ(jω √2
⇒ |T(ω ω1)|dB= - 3dB &
φT(jω
ω1) = - 45º
×
ω1
31
6. Circuitos de 1ª ordem
|T(ω
ω)|dB φT(ω
ω)
(Hz) 34
(Hz)
7. Circuitos de 2ª ordem
2
V0(s) Kωo K
T(s) = = = 2
Vi (s) s2 + sωo +ω2 s s
o + +1
Q 2
ω ωoQ o
ωo 1
2 pólos s p 1, 2 =− ± jωo 1 −
2Q 4Q 2
sp1,2 = σ ± j ω & |s
| p1,2| = ωo
•Q<1/2 ⇒ sp1,2=(ω
(ωo/2Q)(-1 ±√1-4Q2)∈
∈R+
Figure 12.15
Definition of ⇒ √sp1sp2 = ωo (2 pólos reais ≠)
the parameters
ω0 and Q of a •Q=1/2 ⇒ sp1 = sp2 = − ωo ∈ R+ (2 pólos reais ≡)
pair of •Q>1/2 ⇒ sp1,2 = (ωo / 2Q)(1 ± j √4Q2-1)
complex-
conjugate poles. ⇒ √|sp1sp2| = ωo (2 pólos complexos conjugados)
35
6. Circuitos de 2ª ordem
Q < 1/2: T tem 2 pólos reais. Em cada um |T|dB está 3dB abaixo do andamento
assimptótico
Q = 1/2: T tem pólo real duplo em ωo onde |T|dB está 6dB abaixo (3dB por pólo)
1/2 < Q < 1/√2: 2 pólos complexos conjugados; |T(ωωo)|dB está entre 6dB e 3dB
abaixo
Q=1/√2: Aplanamento máximo ou Butterworth; em ωo |T(ω ωo)|dB está 3dB abaixo
Q > 1/ √2: |T| 2 pólos complexos conjugados; apresenta um máximo em ωmax < ωo
K=
ao=Kωo2 Q →∞ ⇒ ωmax → ωo
36
6. Circuitos de 2ª ordem
Os circuitos de 2ª ordem com Q > 1 / √2 (pólos complexos conjugados com
Im>Re) têm para ω > ωo um andamento inicial de |T|dB superior a
− 40dB / década (andamento assimptótico)
+ωo
K / ωo2
ωo
− ωo
ωo
37
6. Circuitos de 2ª ordem
Exemplos com Q > 1 / √2 (andamento inicial de |T|dB > − 40dB / década)
38
Figure 12.16 Second-order filtering functions.
6. Circuitos de 2ª ordem
40
6. Circuitos de 2ª ordem: passivos RC
Io = Vout s C2
1 1
Io //( R 2 + )
1 sC1 sC 2
Vout sC 2 ( R 2 + ) = Vin
sC 2 1 1
R1 + //( R 2 + )
sC1 sC 2
Vout 1
= 2
Vin s R 1R 2C1C 2 + s(C1 R 1 + C 2 R 1 + C 2 R 2 ) + 1
ωo = 1/ (R1R2C1C2)1/2
1 1
⇒ Q= <
R 12 (C1 + C 2 ) 2 + C 22 R 22 + 2C 22 R 1 R 2 2
Q ωo = 1/ [ (C1+C2) R1 + R2 C2] 2+
R R C
1 2 1 2 C
Figure 12.17 (a) Second-order parallel LCR resonator. (b, c) Two ways of exciting the resonator of
(a) without changing its natural structure: resonator poles are those poles of Vo/I and Vo/Vi.
sK (b)
Vo(s) 1 sL ωoQ Passa-banda
Z T(s) = = R// //sL = = 2
I(s) sC sL ωo2 = 1 / LC
s 2LC + +1 s + s +1
R ω 2 ω oQ Q = R / ωo L
(c) o
1 K=R
Passa-baixo
R //
2
ωo = 1 / LC G (s ) = o V ( s ) sC 1 K
VT = = = 2
Vi (s ) 1 sL
Q = R / ωo L sL + R // s 2LC + +1 s + s +1
K=1 sC R ωo2 ωoQ
42
6. Circuitos de 2ª ordem: passivos RLC
Figure 12.18 Second-order filter using LCR resonator of Fig. 12.17(b): (a) general structure, (b) LP, (c) HP,43
(d) BP, (e) notch at ω0, (f) general notch, (g) LPN (ωn ≥ ω0), (h) LPN as s → ∞, (i) HPN (ωn < ω0).
6. Circuitos de 2ª ordem: EXERCÍCIO FLT6 passivos RLC 1de2
Dado: Filtro RLC com R=1kΩ
Ω
Pedido: L=? e C=? para Vout/Vin
Butterworth com frequência de corte a
1dB de 7,14kHz.
V0 (s) 1
=
Figure 12.17 The second- Vi (s ) 2 sL
s LC + +1
order parallel LCR resonator. R
Butterworth N=2 ⇒ S2 + 1.414 S + 1 normalizado com ΩP = 1 e ε = 1
Amax = 1dB ⇒ ε = 0,5088 ⇒ ωo (3dB) = ωP / ε1/N = 2 π 7,14x103 / 0,50881/2
⇒ ωo = 62,89 krad s-1como S = s / ωo ⇒
S2 + 1,414 S + 1 = (s/ωo)2 + 1.41(s/ωo) + 1
45
6. Circuitos de 2ª ordem: EXERCÍCIO FLT7 passivos RLC 1de4
sL / R sz = 0 um zero na origem
Td (s ) =
s 2LC + sL / R + 1 sp mesmos de (b)
Bode 12.16 (c)
+90º
φT(ω
ω) 0º
|T(ω
ω)|dB -90º
-180º
1kHz 100kHz 10MHz
1kHz 100kHz 10MHz
Só varia a fase: usado para compensar ou gerar desvio de fase 50
6. Circuitos de 2ª ordem: EXERCíCIO FLT9 rejeita-banda RC 1de2
X
Dado: RC da figura com C=47nF e R=68kΩ. Ω.
Pedido: T(s) = Vo/Vi, diagrama de Bode, tipo
de filtro e sua utilidade.
Y
I
+ O nó X: (Vi−Vx)/R + (Vo−Vx)/R − 2VxsC = 0
Vo s 2 + 1 /( RC)2
Eliminando Vx e Vy em → T(s ) = = 2
Vi s + 4s / RC + 1 /( RC)2
⇒|T(ωω=0)| = |T(ω
ω=∞ ωz=1/RC)| = 0 ⇒ Rejeita banda
∞)| = 1 e |T(ω
que atenua sinais em torno de 50 Hz.
zero de transmissão em ωz = 1/RC = 312,9 rad s-1 ⇒ fz = 49,8 Hz
≈ 50 Hz que é a da rede de distribuição de Energia Eléctrica.
⇒ ωP = ωz = 1/RC e QP = 1 / 4 = 0,25 < 0,5 ⇒ 2 pólos reais com simetria
geométrica em torno de 50 Hz (fp1 fp2 = fo2).
51
6. Circuitos de 2ª ordem: EXERCíCIO FLT9 rejeita-banda RC 2de2
Diagrama de Bode que verifica as conclusões tiradas de T(ω)
amplitude fase
Amplitude dB
Fase º
amplitude: nota-se a rejeição dos sinais em torno de 50 Hz (cerca de 55dB) e
abaixo de 5 Hz ou acima de 500 Hz praticamente não há atenuação
fase: há primeiro um atraso de 90º devido ao 1º pólo real, depois bruscamente
um avanço de 180º devido ao zero de transmissão (sempre duplo), e finalmente
novo atraso de 90º devido ao 2º pólo real.
Note-se a simetria em ambas as curvas relativamente ao zero (50 Hz)
52
6. Circuitos de 2ª ordem: activos RC – simulação de bobina
Circuito equivalente a bobina: Leq = C RX RY
AO ideal: i− = i+ = 0 & v+ = v−
Vi = v+1 = v-1 = v-2 = v+2 = Vo
AO2 V0 1
Ii Ii
KVL entrada AO2 = IiRY
Ii
Vo
R X sC
Io Vi
Vi = Vo
Ii Io Z in = = sCR x R Y = sL eq
Vi Ii
AO1 Figure 12.20 The Antoniou L
simulation circuit.
Filtro Activo RLC Passa-alto com bobina activa
53
6. Circuitos de 2ª ordem: EXERCÌCIO FLT10 Bobina Activa 1de3
Dado: 2ª ordem bobina activa
PBd com Cx = C4,6 = 1,2nF e
R1,2,3,5 todos =s; T(ω
ωo)=10;
Amax=3dB; fo=10kHz;
B3dB=500Hz.
Pedido: Rx = R1,2,3,5 = ? e R6 = ?
Leq = C4 R1 R3 R5 / R2
s sωo
V0 R 6C 6 Q
=K =K
Vi 2 s 1 2 sωo
s + + s + + ωo2
R 6C6 L eqC6 Q
Q = fo / LB3dB = 104 / 500 = 20; K = 10
ωo/Q = 1/R6C6 ⇒ R6 = 265 kΩ
Ω & Rx = 1/ω
ωoCx = 13.26kΩ
Ω 54
6. Circuitos de 2ª ordem: EXERCÌCIO FLT10 Bobina Activa 2de3
Simulação no LTspice
Filtro passa-banda de 2ª ordem (20dB/déc.)
centrado em 10kHz com ganho de 20dB
500 Hz
20 dB
3 dB
Ex D12.28 (a)
Vo 1
T(s ) = = Passa-baixo
Vi 1 + sC 3 ( R 1 + R 2 ) + s 2 R1R 2C 3C4
Com: ωo = 1/(R1R2C3C4)½ & Q = (R1R2C3C4)½/[C3(R1+R2)2]
(b) R1 = R2 = R & C4 = mC3 = C ⇒ ωo = √m / RC & Q = √m / 2
(c) Tabela: T(S) = 1,43138 / (S2 + 1,42562 S + 1,5162) e S = s / 2π103
⇒ T(s) = 0,94406 / (1,67064×10−8 s2 + 1,49647×10−4 s + 1) ⇒
Q = 0,86372 (>1/√2) e ωo = 7,73647krads-1 (fo=1,23kHz) ⇒
57
m = 2,98407 C= 223 nF
6. Circuitos de 2ª ordem: EXERCÍCIO FLT11 Filtro activo RC 2de2
Verificação: |T(1kHz)| = 0dB; |T(fmax = 707Hz)| = + 0,5dB
∂|T|dB/∂ log(f) = 40dB/década de 10k a 100kHz; ; φT(100Hz) = - 5,4º;
φT(707Hz) = - 44,8º; φT(1kHz) = - 70º; φT(10kHz) = - 171,8º
58
6. Circuitos de 2ª ordem: EXERCÍCIO FLT12 Filtro activo RC
Dado: Filtro Biquadrático
activo da figura.
Pedido: T(s) = Vo/Vi e tipo
de filtro.
Figure 12.30 Analysis of the circuit to determine its voltage transfer function T(s)
Passa-banda de 2ª ordem:
V0 − sαC 2 R 3
= α é o comando do ganho
Vi 1 + sR 4 (C1 + C 2 ) + s 2 R 3 R 4C1C 2 máximo (ωo=1/√R3R4C1C2)
59
6. Circuitos de 2ª ordem: EXERCÍCIO FLT13 Filtro activo RC
Dado: Filtro Sallen & Key da figura.
Pedido: T(s) = Vo/Vs e as expressões
do seu Q e ωo e o tipo de filtro.
Vo k / R 1 R 2 C1 C 2
=
Vs 2 1 1 1 1− k 1
s + s ( + ) + +
R 1 R 2 C1 R 2 C 2 R 1 R 2 C 1 C 2
com k = (RA+RB) / RB = ganho dum não inversor
ωo = 1 / √ R1 R2 C1 C2
Q = ωo / [1 / (R1//R2)C1 + (1−k) / R2C2]
Passa-baixo de 2ª ordem 60
6. Circuitos de 2ª ordem: EXERCÍCIO FLT14 Filtro activo RC
Dado: Filtro Sallen & Key da figura.
Pedido: T(s) = Vo/Vs e as expressões
do seu Q e ωo e o tipo de filtro.
Vo ks 2
=
Vs 2 1 1 1− k 1
s + s + + +
R 2 C1 R 2 C 2 R 1C1 R 1 R 2 C1C 2
com k = (RA+RB) / RB = ganho dum não inversor
ωo = 1 / √ R1 R2 C1 C2
Q = ωo / [1 / (R1//R2) C1 + (1−k) / R2C2]
nó vX: (Vs-Vx)G1+(V+−Vx)sC1+(Vo−Vx)G2=0
nó +: (Vx−V+) sC1−V+G1−V+sC2=0
V+=V-=VoRB/ (RB+RA) eliminando Vx ⇓
Vo ks / R 1C 2
=
Vs C1 C1 + C 2 C 2 + C1 (1 − k )
+ +
2 R3 R1 R2 1
s +s +
C1 C 2 ( R 1 // R 2 )R 3 C1C 2
com k = (RA+RB) / RB = ganho dum não inversor
ωo = 1 / √ (R1//R2) R3 C1 C2
Q = C1 C2 ωo / {C1 G3 + (C1 + C2) G1 + [C2 + C1 (1 − k)] G2}
Passa-banda de 2ª ordem 62
Based on PowerPoint Overheads for
Sedra/Smith
Microelectronic Circuits 5/e
Chap. 13 – Signal Generators and
Waveform-Shaping Circuits
Capítulo 3 (Osciladores) Foi dado 13.1.1
a 3; 13.2.1 e 2, 4 e 5; 13.3 a 6.
Propõe-se os problemas ex (exercices)
13.1; 13.3 a e b; 13.4 a 19.
1
1. Introdução: Especificações
Principais Especificações:
•Frequência de oscilação fo, sua estabilidade (df / fo)|fo e gama
de variação ∆fo
•Amplitude Ao ou Po, sua estabilidade (dA / Ao)|Ao
•Alimentação / Consumo (VDC & IDC ou PDC) ⇒ Rendimento
η = PRL / PDC
•Variação com a carga (load pulling): Nomeadamente fo não
deve variar com a impedância de carga. Pode usar-se um
isolador (buffer) para dessensibilizar
•Variação com a alimentação (supply pushing): variando VDC
varia o PFR do AO ou transistores (mais crítico neste caso)
variando os parametros do modelo dinâmico e as condições
de oscilação ⇒ varia fo e Ao.
3
1. Introdução: Especificações
∂ ⇒ modulação de frequência
ω(t) = ωo+ ∂φ / ∂t
O espectro do sinal real (-) e ideal
(↑
↑ uma risca)
dBc
Ruído de fase = x dBc @ ∆f MHz
Valor típico: −70 dBc @ 1kHz,
∆f
−100 dBc @ 1MHz
fo 1Hz
Q ↑ ⇒ Ruído de fase ↓ 4
2
2. Estabilidade da Frequência
Quando φ varia com a temperatura,
polarização, humidade, ...
∆ω = ∆φ / (∂φ/∂ω)
∂φ/∂
para a frequencia variar pouco
⇓
factor de estabilidade
S = ωo∂φ/ ∂ω|ωο >>
∂φ/∂ω|
⇓ se
β (s) é um filtro com Q>>1 (LB<<ωωo)
Figure 13.2 Oscillator-frequency
stability (slope of the phase response).
sωo ωω o
Q
j
Q φβ = π/2 – arctg[(ωω ωo2– ω2)]
ωωo) / Q(ω
β (s ) = K =K
2 sωo 2 2 2 ωω o
s +
Q
+ ωo (ωo − ω ) + j
Q ∂φ / ∂ω | ωο = 2Q
3. Estabilidade da Amplitude
⇑ ⇑ ⇑
|Aβ
β| < 1 |Aβ
β| = 1 |Aβ
β| > 1
Oscilações amortecidas Oscilações constantes Oscilações crescentes
Para evitar que o bloco com ganho A entre em regime não linear, o
que muitas vezes provoca limitação na frequência de
funcionamento, pode-se colocar um 3º bloco na malha de ação que
é não linear: por exemplo díodos limitadores.
Condição de oscilação: Aλβ
λβ = 1
λ define a amplitude vO
β define a frequência fo
A garante arranque (em sinais
fracos λ = 1) |Aβ
β| > 1 6
3
3. Limitação da Amplitude
Para simplificar chama-se A a Aλ.λ.
Quando Vfm ↑ a não-linearidade
amplifier/limiter
non-linear
filter bp or lp de A(Vfm) (saturação e, ou corte)
vF
A(Vfm)
vO
linear
vF ⇒ vO não sinusoidal ⇒ amplitude
non sinusoidal
f(ω)
Vo1
sinusoidal
Vf
da fundamental (1ª harmonica) Vo1
vO Vo2
Vo3
vF
aumenta menos ⇒
ω0
ω0 2ω0 3ω0
A = Vo1m / Vfm decresce
A(Vfm)=Vo1m/Vfm Da figura, reduzida variação da amplitude
⇓
A(Vfm) β(ω o) = 1
factor de estabilidade ∂Α/∂
Α/∂Vfm >>
1/β(ω 0) ⇓
elevada distorção
compromisso estabilidade
Conclusão:
0 vfsat V fm da amplitude vs baixa distorção
Vfmo oscillation magnitude
⇓
evitar Aββ >> 1 7
4
4. Oscilador RC/AO
Oscilador em Ponte de Wien
factor de estabilidade da
frequência de oscilação
⇓
|φ
φAββ | = arctg [(ω
ωRC - 1/ωωRC) / 3]
⇓
ωo ∂φAββ / ∂ω|ωο = 2/3
Figure 13.4 A Wien-bridge oscillator. não é muito estável
⇓
bom para ser sincronizado
por um oscilador estável
9
5
4. Oscilador RC/AO Oscilador de Desvio de fase
V0 V1 V2 V3 -KV3
Rede RC de 3ª ordem
x90º
max desvio de fase 3x
Figure 13.7 A phase-shift oscillator. ⇒ 180º para ωo
nó 3: V3G + (V3-V2) sC = 0
nó 2: V2G + (V2-V3) sC + (V2-V1) sC = 0
nó 1: V1G + (V1+KV3) sC + (V1-V2) sC = 0
V 1
β( jω) = 3 =
[ ] [
V0 1 − 5(ωRC)− 2 + j − 6(ωRC)−1 + (ωRC)− 3 ]
√6RC = ωo frequência de oscilação
ω = 1/√
β=1⇒
Aβ
K = 29 mínimo ganho ⇒ K > 29 para arrancar 11
ωo ∂φAββ / ∂ω|ωο = 12 √6 / 29 ≈ 1
⇓
não é muito estável
⇓
bom para ser sincronizado por um oscilador estável
(oscilador padrão por exemplo com cristal) 12
6
4. Oscilador RC/AO: EXERCÍCIO OSC2 Desvio de Fase
V- = 0 ⇒ 3º Rs ligada à
massa através do Curto
Circuito Virtual da
entrada do AO
4. Oscilador RC/AO
oscilador com filtro RLC activo
L simulado Z = s Leq = s CR2
A = V1 / Vβ = 2 (díodos OFF)
β = Vβ / V2 circuito R+(L//C)
Figure 13.10 Block diagram of λ = V2 / V1 (limitador a díodos)
the active-filter-tuned oscillator.
Vβ sL eq //(1 / sC) β
= =
V2 [
QR + sL eq //(1 / sC) ] Z
jωL eq / QR Vβ
Vβ
= =β
1 − ω 2 LC + jωL eq / QR V2
A V1
7
4. Oscilador RC/AO
oscilador com filtro activo
2 jωL eq / QR
Aβ =
Z 1 − ω 2LC + jωL eq / QR
Vβ Vβ
Os díodos limitadores
V2 V1 evitam saturação do
AO que torna circuito
mais lento
Figure 13.11 An active-filter-tuned oscillator
15
8
5. Oscilador LC/transístor oscilador LC - sintonizado
Circuito incompleto (sem polarização)
A = Vc / Vπ =
-gm [R//C1//(L+C2)]
só gerador gmvπ
+ A depende de β (L, C1 e C2)
Vc
− β = Vπ / Vc =
(1/sC2) / [sL + (1/sC2)]
Figure 13.12 & 13 Dynamic LC-tuned oscillators:
(a) Colpitts & simplified BJT AC model (only gm) √LCS
ωο = 1/√
− gmR
Aβ = 3 2
= CS = C1C2/ (C1+C2)
s LRC 2C1 + s LC 2 + sR (C 2 + C1 ) + 1
− gm R gm R = C2 / C1
= ⇓
[
1 − ω LC 2 + j ω(C1 + C 2 )R − ω 3 LC1C 2 R
2
] gm > C2 / (R C1)
Atenção: como não há nós com impedância ≈ ∞ (elevada) A e β não são disjuntos 17
9
5. Oscilador LC/transístor oscilador LC - sintonizado
Circuito incompleto (sem polarização)para o modelo simplificado do BJT
só com gmVπ
√(L
√( 2+L1)C
ωο = 1/√(
g m R > L1 / L2
Para ambos os circuitos o modelo
simplificado só com gm é válido se:
Figure 13.12 Dynamic LC-tuned
oscillators: (b) Hartley rπ>>1/ ωoC2 (Colpitts) ou ωoL2 (Hartley)
10
5. Oscilador LC/transístor oscilador LC - sintonizado
Circuito completo (com polarização) L de Bloqueio de RF
Rede de polarização DC ωoL >> |Zeq|
LC-circuito sintonizado
Cs de contorno β
1 / ωoC << |Zeq|
circuito com ganho
Figure 13.14 Complete circuit
A
for a Colpitts oscillator.
Atenção: Nos circuito LC até agora mostrados os esquemas, mesmo
com o símbolo do transístor, eram apenas dinâmicos. Não se
apresentaram os componentes da polarização que se consideraram
desprezáveis devido ao uso de condensadores de contorno e
21
acoplamento e, ou bobinas de bloqueio.
− g m rds sL D (s 2 L G C + 1)
A=
esquema ⇓ dinâmico s 3 CL G L D + s 2 rds C(L G + L D ) + sL D + rds
s 2L G C
gs out β=
s2LG C + 1
⇓
m gs
G D
− g m rds s 3 L G L D C
Aβ =
ds
s 3 CL G L D + s 2 rds C(L G + L D ) + sL D + rds
22
11
5. Oscilador LC/transístor: EXERCÍCIO OSC4 Hartley (2de2)
+ g m rds jω 3 L G L D C
ω⇒
Para s=jω Aβ( ω) =
[
jω( L D − ω 2 CL G L D ) + rds 1 − ω 2 C( L G + L D ) ]
Condição de oscilação em fo ⇒ |Aβ
β | = 1 e φAββ = 0 (Aβ
β ∈ ℜ +)
Condição necessária para arrancarem as oscilações em fo: |Aβ
β| > 1
Aβ(
β(ωo) = gm rds LG / LD tem de ser > 1
β(ω
Oscilador de acoplamento
cruzado
cross-coupled oscillator
muito usado, apresenta
duas saídas em oposição
de fase
Atenção: VGD = 0 24
12
6. Oscilador em anel
oscilador em anel: uma cascata de um número impar nI de
inversores realimentada com um curto circuito (β
β = 1)
β = 1) ⇒
Ao fim de 3tD o sinal da saída inverte a entrada (β
⇒ T / 2 = tDtotal = nI tD ⇒ fo = 1 / To = 1 / (2 nI tD)
admitindo tDLH ≈ tDHL≈ tD
25
6. Oscilador em anel
13
6. Oscilador em anel/inversor: EXERCÍCIO OSC5 Anel
Dados: tecnologia
CMOS 0.24µ µm com
WPMOS=2WNMOS
para gmn≈ gmp e
tDHL≈ tDLH= 30ps
Pedido: frequência
de oscilação fo Nota: A informação xxx/yyy junto aos transístores MOS indica a
dimensão da sua porta (≈
≈ do canal): largura W e comprimento L
27
7. Oscilador a cristal
Disco Piezoeléctrico:
Gera uma tensão quando deformado (efeito piezoeléctrico)
Material Piezoelectrico apresenta o efeito contrário, efeito
piezoeléctrico inverso – a aplicação de um campo eléctrico produz
uma deformação mecânica nos materiais piezoeléctricos.
Materiais Piezoeléctricos : cristais de quartzo, certas cerâmicas e
materiais biológicos (osso, DNA, várias proteinas, ...)
28
14
7. Oscilador a cristal Z = Cp // (L+Cs+r)
Cristais comerciais - 1kHz < fp,s < 200MHz s 2 1 s
( ) + +1
1 ωs Qs ωs
Z=
s(Cp +Cs ) ( s )2 + 1 s +1
ωp Q p ωp
√LCs,P
ωs,p = 1/√
Qs,p = ωs,pL/r
Figure 13.15 A piezoelectric crystal.
(a) Symbol. (b) Equivalent circuit. com CP = CpCs/ (Cp+Cs)
(c) reactance versus frequency
em geral Cp >> Cs ⇒ CP ≈ Cs ⇒ fs <≈ fp
C Cx
bloq
bloqueio de AC
ωoL >> |Zeq|
ωs < ωo < ωp
C
1
L
3 cx Figure 13.16 A Pierce crystal oscillator
L
C
2
bloq utilizing a CMOS inverter as an amplifier.
exemplo prático
A Colpitts crystal oscillator
using series resonance ωs.
circuito LC sintonizado
β
30
15
8. Oscilador de relaxação Comparador simples
com AmpOp em malha aberta
AmpOp ideal
vO = AD v+ com AD →∞
para v+ > VR ⇒ vO = +VDC
para v+ < VR ⇒ vO = 0
no entanto devido ao sinal vI ter
ruído associado, para vI
crescente (figura) há várias transições de 0 para VCC (4) e de VCC
para 0 (3) quando sem ruído devia haver só uma de 0 para VCC.
solução: comparador com AmpOp em malha fechada 31
16
8. Oscilador de relaxação Circuito Bi-estável como Comparador
17
8. Oscilador de relaxação Circuito Bi-estável como Comparador
VR
18
8. Oscilador de relaxação
Oscilador de relaxação com Comparador
vO equação da carga do circuito RC
vC = Vfin – (Vfin-Vini) exp[-(t-tini)/RC]
β = R1 / (R1 + R2)
v+ ⇓
f=
= (R2/2RC) / (2R1+R2) 37
L-
T = T1 + T2 = 1/f =
RC∆
∆VT (1/L+-1/L-)
Figure 13.25 Generating triangular and square waveforms
O Biestável desta figura é um comparador de janela não inversor como o da
Figura 13.20, portanto este oscvilador tem 2 AOs: integrador + comparador 38
19
8. Oscilador de relaxação Gerador de impulsos
D1 ⇒ vB < VTH
vX vE vA sempre L+
⇓
vA
mono-estável
Quando vX transita
vC high/low vE ↓ ⇒ D2 ON ⇒
vC↓ ⇒ vA = L-
vB
até vB = βL-
C0
C j ( VR ) =
V
Cvar + vG − − VR + 1 + ( R )γ
Vφ
VR reverse voltage
C0 = CJ(0)
Vφ
φ barreira de potencial
vG γ constante γSi= 0,7 γGaAs =1,3
40
20
9. Oscilador comandado por tensão
VCO voltage controlled oscillator
VCO – colpitts com díodo
varicap
Bobinas em espiral
21
10. Considerações gerais
Realimentação LC
A gama de frequências
e a exigência de ruído
Anel
de fase definem o tipo
Realimentação
RC
Relaxação de oscilador a
empregar
22
11. Simulação de Oscilador Oscilador em Ponte de Wien
(simulação com PSpice)
Ω ⇒ Aβ
R1a = 15 kΩ β = 1,33
tempo de estabelecimento da Ω ⇒ Aβ
R1a = 18 kΩ β = 1,1
oscilação 3ms e vO está saturada. tempo de estabelecimento
Truncada pelos díodos antes de da oscilação 13ms e não se
±15V±(-VCEsat): saturação do AO nota vO saturada
Ω ⇒ Aβ
R1a = 25 kΩ β = 0.8
vO tem uma oscilação amortecida (não estável)
Anula-se ao fim de cerca de 4 ms
Figure 13.43 Start-up transient behavior of the Wien-bridge oscillator shown in
Fig. 13.42 for various values of loop gain. 46
23
11. Simulação de Oscilador Oscilador com filtro activo
(simulação com PSpice)
v2
v1
v1
Q=5
v2
24
12. Notas &Questões
•Todos os Osciladores estudados têm realimentação
•Especificações principais: fo, Vout ou Pout e VDC/IDC ou PDC,
estabilidade da frequência (jitter), ruído de fase (espectro: dBc).
•Osciladores analógicos - os dispositivos activos são equivalentes a
fontes comandadas, operando apenas com pouca distorção parta
estabilizar e definir a amplitude (ex: Ponte de Wien, desvio de fase,
Colpitts, Hartley): análise baseada no critério de Barkhausern
(cálculo de fo e ganho mínimo).
•Osciladores de relaxação - os dispositivos activos comutam entre o
estado de condução e de corte, ON-OFF (ex: multivibrador e anel):
análise baseada nos tempos de carga e descarga de condensadores
que definem tempos de atraso e subida e descida (cálculo de fo).
• VCOs são osciladores com a frequência comandada por uma
tensão. Usam capacidades e, ou resistências comandadas por tensão:
Varicaps (díodos pn ou MOS) e, ou VCRs (voltage controlled
resistors, MOS).
•Osciladores a cristal: usam cristais piezoeléctricos que são
equivalentes a um circuito RLC com Q elevadíssimo. 49
25
Based on PowerPoint Overheads for
Sedra/Smith
Microelectronic Circuits 5/e
Chap. 9 – Operational-Amplifier and
Data-Converter Circuits
Capítulo 4 (Conversores de sinal) Foi
dado 9.7, 9.8, 9.9.1 a 9.9.4.
Para o estudo das portas lógicas básicas
CMOS deve-se ver também 10.3.1 a 7.
Recorde-se que 10.1 e 10.2.1 a 3 já foi
dado no capítulo de MOS (inversor
CMOS).
Propõe-se os problemas ex (exercices)
9.31 a 9.33 e 9.35.
10110100
01001011
Figure 1.28 A logic inverter operating
from a dc supply VDD : vI = 0 or VDD
a: Inversor Lógico
símbolos TMOS
vO = v I
vI
4
2. Portas lógicas básicas
5
2. Portas lógicas básicas
6
2. Portas lógicas básicas esquema de portas CMOS
associação série e/ou paralelo de transístores a partir do inversor CMOS
CMOS AND e OR negando
NAND e NOR
Figure 10.16 Four-input NOR gate Figure 10.17 Four-input NAND gate.
Y=0 (VY=0) quando: A=1 (VA= VDD) e B=1 (VB=VDD) ou CD=11 (VC=VD=VDD)
Y=1 (VY=VDD) quando: A=0 (VA= 0) ou B=0 (VB=0) e C ou D=0 (VC=VD=VDD)
sinal analógico
4
↑ ⇒ ε↓ complexidade do circuito ↑
N↑ Palavra digital 0101 11
3. Conversão de sinais: EXERCÍCIO AD/DA2 (ex.9.31)
Dado: Sinal analógico de 0 a 10 V converter num digital de 8 bits.
Pedido: Resolução em V; palavra digital correspondente a 6V e a
6,2V; εq em V e em % da entrada e da entrada máxima para ambos
os sinais; εq máximo em % da entrada máxima
∆Vmax=5−
−(−−2)=7V ⇒ εqmax = ∆Vmax / [2 (2N−1)] < 0,1 V ⇒ N > 5,17
⇒ N = 6. Verificação: εmax = 0,0556 V < 0,1 V.
LSB = ∆Vmax / (2N−1) = 2 εmax = 0,111 V
13
4. Amostragem e retenção Analógico → Discreto
Sample&Hold vI
vS = controlo do interruptor
(sinal de relógio)
duração τ & período TS
1/TS = fS = frequência do relógio vS
Para vI com fmax = fI ⇒ fS tem de se ter
pelo menos fS > 2fI para se recuperar o
sinal analógico
Whittaker–Nyquist–Kotelnikov–Shannon
teorema da amostragem vO
Interruptor →
amostra
vS
vO
vI Retentor →
Figure 9.36 Periodically sampling an analog signal. (a) Sample-and-hold (S/H) circuit.
(b) Input, (c) Sampling (HI τ seconds & period T) and (d) Output signals waveform. 14
4. Amostragem e retenção
Analógico → Discreto - circuito
Interruptores MOS
vS vS Isolador ↓
vI vO Interruptor → vO
vI Retentor →
vS
vI vO
Sample & Hold (S/H)
τon= RSonC << τoff= RSoffC
vS se RSon << RSoff
D2 vS
vI vO
atenção: VREF 15/16 < VDC para evitar saturação; Rmax/Rmin >> 1
18
5. DAC: Resistências R-2R em escada Resistors Ladder Network
R 2R R 2R R R SN = LSB
least significant bit
.........
S1 = MSB
most significant bit
D2 = b1 b2 b3 .... bN =
= 2N-1b1+...+bN = D10
para
vBEN = vBEN-1 = ... = vBE1
e
I1 = 2 I2 = 22 I3 = ... = 2N-1 IN
⇓
Nó B Áreas das junções BE dos
Bases BJTs com relação binária
dos
BJTs
nó N=4 da
⇓
escada na figura todos os BJTs =s
23
5. DAC: Correntes de relação binária
OpAmp amplificador inversor vO = ̶ iO R/2
vO ∼ D10
Com tecnologia BiCMOS (Bipolar & CMOS), Qms e Qmr podem ser MOSFETs,
evitando corrente de saida do OpAmp A1 elevada (corrente de base)
24
6. ADC: de realimentação TC Tracking ADC
vA vC Comparador Diferencial
vD
vA < vO ⇒ vD = 0
vO vA > vO ⇒ vD = 1
up/down converter
Contador Incr/Decremento
vD = 0 Decrementa ↓
Figure 9.43 Feedback-type A/D converter. vD = 1 Incrementa ↑
DAC
por exemplo um dos já
estudados
O contador está sempre a
tentar igualar a entrada
⇒ rápido mas mesmo com
vA DC a saída digital
(binária) não é estável 25
6. ADC: de realimentação TC
vA vC vA é um sinal amostrado
vD
passo T (fig.9.36) > 2N Tc
vO → T←
vA
Contador Incr/Decremento
Figure 9.43 Feedback-type A/D converter. com retenção
vD = 0 Decrementa ↓ (vX)
TC vX vD = 1 Incrementa ↑ (vY)
→ ←
quando vD 0→→1 ou vD 1→ →0
vC vY inversor
contador pára (hold) até
vD reiniciar nova contagem
detalhe das entradas do E (período T > 2N Tc)
contador “up/down” ⇓
lento mas estável 26
6. ADC: dupla rampa ADC
• vA amostrado com passo TS ⇒ vA = constante
S2
durante TS (S=Sample)
Integrador
• Integrador vOI = − ∫ (v1 / RC) dt = (v1 / RC) t +
+ constante ⇒ rampa (carga do C a i constante)
v A S1
Comparador Conversão em 3 fases
VREF v1 vOI vOC 1ª – S2 OFF & S1 = vA ⇒
∫ rampa ∼ vA durante T1 fixo < T
∆vOC / T1 = vA / RC
vD
2ª – S2 OFF & S1 = VREF ⇒
N ∫rampa de inclinação fixa
vC durante T2 variável até vOC = 0
∆vOC / T2 = VREF / RC
TC 3ª – S2 ON durante Treset ⇒
Figure 9.44 Dual-slope A/D converter (vA < 0) C descarrega i.e. ∫ reinicia
(reset)
A unidade de Controlo Lógico comanda S1 e S2 ⇒ T1 + T2 + Treset = TS passo
da amostragem e garante que o contador de N bits conta 27
6. ADC: dupla rampa ADC
2
1. Introdução
Os circuitos de sistemas electrónicos em que mais importante é
atender aos limites máximos de potência permitida, e respectivas
limitações térmicas, são em geral os andares de saída (excitadores
de periféricos) e as fontes de alimentação DC
• Os primeiros andares de um amplificador multiandar são
essencialmente amplificadores de tensão
(Gv>GI e Zo>> em geral EmissorC/FonteC, BaseC/PortaC, cascode)
• Os andares de saída são normalmente amplificadores de corrente
(GI>GV≈1, Zo<< em geral ColectorC/Dre noC).
Como a corrente e tensão já são ambas elevadas, a potência
também o é (pX = vX iX) e por isso é importante estudar os efeitos
térmicos associados á dissipação da potência
Para calcular a potência dissipada num dispositivo semicondutor é
necessário conhecer a classe de funcionamento do circuito em que
está inserido.
3
1. Introdução
Classes de funcionamento
BJTs ou MOSFETs podem ser considerados como uma fonte de
corrente comandada por tensão na zona activa ou saturação
vE = VE + ve com |vemax| = Ve iS iS
vE4
VEsat
Isat
vE<VT ⇒ iS = 0
vE3
Isat
RCD
gmo <> iS(vS ) vE2
vE>VEsat ⇒ iS ≈ Isat V V v
T Esat E vS
vE vE
vE
vE
VT
i i i i
S S S S
TJ – TA = PDθJA
TJ = PD (θJC + θCS + θSA) + TA < TJmax
equivalente à Lei de Ohm
θJC θCS & θSA
depende do processo de parametros de
projecto Figure 14.20 Thermal
fabrico do semicondutor
conduction with a heat sink 6
2. Condução térmica em semicondutores
variação da potência com a temperatura: existe saturação para baixas
temperaturas e para TA ou TC = TJmax não é possível dissipar energia, a
temperatura aumenta e o dispositivo deteriora-se.
-1/θJA -1/θJC
TA TC
TJmax
TJmax
Figure 14.21 Maximum power vs
Figure 14.18 Maximum power
transistor-case temperature.
dissipation vs ambient temperature
para TC < TCo
para TA < TAo = θJA PDo
PDmax = PDmax(TCo) = (TJmax − TCo) /
PDmax = PDo = (TJmax − TAo) / θJA θJC
para TA > TAo para TC > TCo
PDmax = (TJmax − TA) / θJA PDmax = (TJmax − TC) / θJC 7
3. Zona de Funcionamento Seguro (ZFS) - Safe Operating Area (SOA)
iC I
Cmax
PDmax = (vCEiC)média
PDmax2 local
BVCEO vCE
8
2 & 3. Condução térmica e ZFS: EXERCÍCIO POT1
Dado: BJT com Tjmax=150ºC; PDmax=40W @ TC=25ºC; PDmax=2W @
TA=25ºC; e para T>25ºC θJC = 3.12ºC/W & θJA = 62.5ºC/W
Pedido: (a) PDmax= ? @ TA=50ºC
(b) PDmax= ? @ TA=50ºC com dissipador (heat sink) θCS=0.5ºC/W &
θSA=4ºC/W (c) PDmax= ? @ TA=50ºC com dissipador ideal
Características
iZ(vZ) de uma
família de
díodos de Zener
comerciais
12
5. Reguladores de tensão analógicos - Zener
Resistência
dinâmica rz(VZ0)
de uma família
de díodos de
Zener
comerciais
13
5. Reguladores de tensão analógicos - EXERCÍCIO POT2
iR2 Dado: Díodo Zener 1N4730A: 3,9V @
64mA, rZ = 9Ω
Ω, 400ΩΩ @ IZK = 1mA(30ºC),
iZ PDmax = 1W; R2 > 100Ω
Ω; vS = 5 ± 0,5V.
+
vS vR2 Pedido: R1 para que iZ > IZK e nestas
-
condições VR2 = ? e ∆vR2 = ? Ultrapassa
Pdmax?
Ω ⇒ VZ0 = 3,324 V
vR2 = vZ = 3,9 = VZ0 + iZ rZ = VZ0 + 64mA 9Ω
Para o Zener operar como tal; iZ > IZK = 1 mA regulador de tensão DC série
com IBmax=VOUT / (β 4
β+1)RLmin≈ 2,54/10 = 254µ µA ⇒ com um transístor e um Zener
Rv< (vSmin-VZ0-IZK rZ) / (IZK+IBmax) = 1,56kΩ
Ω
C gm vπ E io
Rv = 1,4 kΩΩ do esquema dinâmico com
Rv rπ ib
ICQmax = β IBmax = 25 mA ⇒ gm = 1 S e rπ = 100 Ω B
+ v vπ
| KCL nó B: (Vin − Vb) Gv = Vb gZ + (Vb − Vout) gπ - in r vout RL
Z iz
| KCL nó E: gmVπ + (Vb − Vout) gπ = Vout GL
circuito dinâmico equivalente
onde Gx = 1 / Rx e gx = 1 / rx
18
5. Reguladores de tensão analógicos - EXERCÍCIO POT4
Dado: 1N4730A 3.9V@64mA, rZ=9Ω; Ω;
400Ω
Ω @ IZK=1mA (30ºC); PDmax = 1W;
RL > 10Ω
Ω & vIN = 15 ± 1V; AO ideal;
TJB β = 100, VBEon = 0,6 V.
Pedido: (a) Dimensione RV para izmin = 2
IZK. (b) Com R1+R2+R3 = 1000 RLmin
(a) vZ = 3,9V = VZ0 + 64mA ×9Ω Ω (0,1% da PLmáx dissipada em R123), para
⇒ VZ0 = 3,324 V. iZmin = 2 IZK < R1 = R2 = R3 calcule a gama de variação
< (vINmin – VZ0) / (rZ + RV) de VOUT com R2; (c) iBmax; (d)∆
∆vOUT/vOUT
Ω ⇒ RV = 5 kΩ
RV < (vINmin – VZ0 – 2 IZK rZ) / 2 IZK = 5,33 kΩ Ω
(b) vZ = VZ0 + (vIN – VZ0) rZ / (RV + rZ) ⇒ vZmin (vIN = 14 V) = 3,343 V e
vZmax (vIN = 16 V) = 3,347 V ⇒ vOUTmax = vZmax (R1+R2+R3) / R3 = 10,04 V
e vOUTmin = vZmin (R1+R2+R3) / (R2 + R3)= 5,015 V
(c) iTmax = vOUTmax / (RLmin // (R1 + R2 + R3)) = 1,005 A ⇒ iBmax = iTmax / β
= 10,05 mA. (d) ∆vOUT / VOUT = ∆vZ / vZ = (vZmax - vZmin) / vZav = 0,107%
19
⇒ forte redução do tremor e fácil ajuste de vOUT mas sempre vOUT < vIN
6. Reguladores de tensão comutados
dispositivos electrónicos operam como comutador
3 componentes básicos
Comutador Bobina Condensador
L
SW ligados de diferentes formas
VDC RL
C se forem ideais ⇒ sem perdas
⇒ rendiemnto η = Pout / Pin = 100 %
Vcontrol
Como nos transístores tswitch ≠ 0, vON ≠ 0 & iOFF ≠ 0 ⇒
⇒ 100% > η > 90% dependendo de Pout, fclock, volume, custo, . . .
Funciona em DC como um transformador em AC:
• Converte uma tensão DC rectificada (ex: 230√ √2) em várias tensões DC
para polarizar diferentes subsistemas.
•Converte a tensão DC dum acumulador (bateria) em várias tensões DC
para polarizar diferentes subsistemas.
PC 10.8V : 3V memória & audio; 1,5V CPU; 12V mostrador (display); ...
Bateria de carro 12V: 40V amplificador hi-fi; 1,5V CPU; ... 20
6. Reguladores de tensão comutados
dispositivos electrónicos operam como comutador
Para uma análise simples admite-se
L 1.L e C ideais: sem perdas
SW
VDC RL 2.Comutador ideal:
C
ON ⇒ vSW=0 (curto circuito)
Vcontrol
OFF⇒ iSW=0 (circuito aberto)
3.VDC = constante & vRL = VRL (sem tremor)
4.iL > 0: corrente na bobina sempre positiva
(modo contínuo)
5.De 1 & 2 (conservação da energia):
pIN = VDC iIN = VRL iRL = pOUT
Para o cálculo do tremor (aproximação de 2ª ordem) admite-se
tremor muito reduzido: se vRL ≈ VRL ⇒ iC ≠ 0 & iC << iRL
21
6. Reguladores de tensão comutados – Conversor Buck
iL iL = ∫ vL dt / L = iO = IO + io
RL ∆iL(0, Dτ) = ∆I = (E-vO) Dτ / L =
CO = vO (1-D) τ / L = E D (1-D) τ / L
0 Dτ iC v Admitindo iRL = constante = IO
IO = VO / RL = D E / RL
Condensador C carrega quando iL > IO
pelo que durante τ/2 ⇒
∆qC = ∫ iC dt = (1/2) (∆I/2) (τ/2) =
= ∆I τ / 8 ⇒
∆vO = ∆qC / CO = ED (1-D)τ2 / 8LCO
⇒ ∆vO / VO = (1-D) τ2 / 8 LCO
⇒ ∆vO / VO = (fO / fC)2 π2 (1 − D) / 2
24
6. Reguladores de tensão comutados – Conversor Boost
L
τ = período do sinal de controlo
+ vL - 2 RL SW em 1 - ∆t = D τ
+
SW 1
CO vO
SW em 2 - ∆t = (1−−D) τ
E -
Energia é armazenada em L
Vcontrol durante Dττ e C alimenta a carga.
0 Dτ Durante (1-D)ττ a fonte E
recarrega C e alimenta a carga
Admitindo v = constante = V através de L.
O O
∈(0, Dττ) ⇒ vL = V1 = E
t∈
∈(Dττ, τ) ⇒ vL = V2 = E − VO
t∈
Como vL av = VL = 0 ⇒
vL av = D E + (1-D) (E–VO) = 0 ⇒
VO = E / (1-D) > E “step up converter” 25
6. Reguladores de tensão comutados – Conversor Boost
iI = iL = ∫ vL dt / L = iO + iT
iC ∆iI(0, Dτ) = ∆I = E Dτ / L =
RL
= VO (1 − D) Dτ / L
0 Dτ Admitindo que iRL = constante = IO
IO = VO / RL = E / (1-D) RL
Condensador CO alimenta RL quando T ON
& D OFF durante D τ ⇒
∆qC = ∫ iC dt = − IO D τ = − VO D τ / RL =
iC = − (E / RL) [D τ / (1 − D)] ⇒
IO |∆vO| = |∆qC|/CO= (E /RLCO) [Dτ / (1−D)] =
= (VO / RL CO) D τ ⇒
∆vO / VO = D τ / RL CO = D / fC RL CO
iC
RL
0 Dτ iC = iD − IO
deslocamento do eixo dos tempos
de – IO (azul no gráfico)
- iL = ∫ vL dt / L = iD + iT
RL ∆iL(0, D τ) = ∆I = E D τ / L =
0 Dτ iC = VO (1 − D) τ / L
iO^
Admitindo iRL = constante = IO
IO = VO / RL = D E / (1 − D) RL
IL Condensador CO alimenta RL quando T ON
& D OFF, i. e., durante D τ ⇒ iC = iO ⇒
∆qC = ∫ iC dt = IO D τ = VO D τ / RL
iC ⇒ |∆vO| = |∆qC| / CO= |VO| D τ / RLCO
IO ⇒ |∆vO / VO| = D τ / RLCO = D / fC RLCO
- Valor médio de iL
IL = IT + ID = IT + IO
0 Dτ iC iO^ Se η = 100 % ⇒ E IT = VO IO
Donde IL = IO (1 + VO / E) = IO / (1 − D)
IL
Modo Contínuo ⇒ iL min > 0
= E (1 − D) D τ / 2 IOmin 30
6. Reguladores de tensão comutados – EXERCíCIO POT5
Dado: Regulador Buck converte 12V em 3V. Sinal de comando de
1kHz.
Pedido: Intervalo de condução do transístor Dτ, Lmin para modo
contínuo com PRL=10W, se 3V constante e η=100%. Se únicas perdas
associadas a VCEon= 0,3V e VDon= 0,7V Pd=? e η=? com PRL=10W.
D = VO / E = 3/12 = 0,25
τ = 1 / f = 1 ms ⇒ Dττ = 0,25 ms iL
0 Dτ iC v
IO = VO / RL = 3,333 A
PTr = IO VCEsat D=200 mW Nota: Ao considerar VCEsat e VDon os
PD = IO (1 − D) VDon=1,75 mW cálculos que levaram a D não estão
PRL = VO IO = 10 W correctos pelo que há uma
η = PRL / (PRL+PD+PTr) = 83,3% aproximação adicional.
31
6. Reguladores de tensão comutados – EXERCÍCIO POT6
Dado: Regulador Buck converte 12V em 3V. Sinal de comando de
1kHz.
Pedido: Intervalo de condução do transístor Dτ se VCEon= 0,3V e VDon=
0,7V. Qual é o rendimento para PRL=10W?
Admitindo vO = constante = VO = 3 V iL
t ∈ (0, Dτ) ⇒ vL = V1 = − VCEsat + E – VO RL
t ∈ (Dτ, τ) ⇒ vL = V2 = − VDon − VO CO
Como vLav = VL = 0 ⇒ iC v
0 Dτ
vLav=D(−VCEsat+E–VO) − (1−D)(VDon+VO)=0
⇒ D = (VDon+VO) / (E−VCEsat+VDon) = 0,298
Dττ = 0,298 ms Nota: Em relação ao exercício
POT6 η ≈ constante pois ao
IO = PRL / VO = 3,333 A aumentar D o transistor conduz
PTr = IO VCEsat D=298 mW mais tempo mas o díodo conduz
PD = IO (1 − D) VDon=1,637 mW
menos. Se VCEsat=VDon η não
PRL = VO IO = 10 W
η = PRL / (PRL+PD+PTr) = 83,8% variava (independente de D).
32
6. Reguladores de tensão comutados – EXERCíCIO POT7
Dado: Regulador Boost converte 5V em 9V. Sinal de comando de 1kHz.
Pedido: COmin para tremor < 1% e 10W na carga e Lmin para
funcionamento contínuo
VO = E / (1-D) ⇒ D = 1 − E / VO = 4 / 9 = 0,444
RL = VO2 / PRL = 92 / 10 = 8,1 Ω
∆vO / VO = D τ / RL CO = D / fC RL CO
⇒ COmin = D / [fC RL (∆vO / VO)] = = 0,444 / (1000×8,1×0,01) = 5,49 mF
L > D (1 – D)2 τ RL max / 2 = 1,44 mH
iC
RL
0 Dτ
33
6. Reguladores de tensão comutados – EXERCíCIO POT8
Dado: Regulador Buck-Boost converte -5V em tensões de 2,5V a 12V.
Sinal de comando de 10kHz.
Pedido: Qual a duração mínima e máxima do sinal de comando do
transístor.
VO = − D E / (1-D) ⇒ D = VO / (VO – E)
VO1 = 2,5 V ⇒ D1 = 2,5 / (2,5+5) = 0,333 ⇒ D1 / fc = 33,3 µs
VO2 = 12 V ⇒ D2 = 12 / (12+5) = 0,706 ⇒ D2 / fc = 70,6 µs
0 Dτ iC iO^
34
6. Reguladores de tensão comutados
Valores máximos da corrente e tensão nos interruptores (TJB e D)
Quanto mais elevados maior o custo do componente
D
VIN IOUT VIN IOUT×D VOUT / VIN
(0<D<1)
1/(1-D)
VOUT IOUT VOUT / VIN VOUT IOUT VIN / VOUT
(0<D<1)
-D/(1-D)
VIN+|VOUT| VIN+|VOUT| IOUT |VOUT| / VIN
(0<D<1)
35
7. Comparação reguladores lineares vs. comutados
Cada tipo de reguladores tem as suas vantagens
Reguladores Lineares
•Baixo ruído (radiado principalmente a interferir nas bandas de RF e
conduzido nomeadamente na entrada interferindo com a rede de
distribuição de energia e outros equipamentos a ela ligados).
•Boa resposta a perturbações na entrada ou saída (carga).
•Para baixos níveis de potência são mais baratos e ocupam menos
espaço no PCB (printed circuit board) ou circuito integrado
monolítico (chip).
Reguladores Comutados
•Rendimento de potência alto (importante em equipamento portátil e
de alto consumo).
•Permitem obter tensões de saída mais elevadas que a de entrada.
•Para potências elevadas (acima de alguns Watts) são mais baratos
(por exemplo, reduzem a necessidade de dissipar calor – ventilação
forçada – devido ao elevado rendimento). 36
8. Notas & Questões
Reguladores Lineares
•Usam um díodo de Zener como referência de tensão, que tem de
ter sempre uma corrente superior à de joelho IZK para ter rz baixa.
•Tem sempre um elemento dissipativo em série com a carga ⇒
VOUT < VIN e rendimento de potência teórico máximo η < 100%.
•Não usam L ou C e usa-se análise DC para calcular VOUT e AC
com modelos dinâmicos para calcular ∆vOUT (tremor)
Reguladores comutados
•Circuitos LC com comutadores ⇒ análise rigorosa com equações
diferenciais de 2ª ordem ou > ⇒ análise simplificada aproximada
•Admite-se: vOUT = VOUT (constante) ⇒ vout = 0; comutador ideal.
1º calcula-se VOUT, iL(t) e vC(t) de VL = 0 e/ou IC = 0 e/ou PIN =
POUT; 2º calcula-se ∆vOUT a partir ∆qC admitindo uma perturbação
em torno de DC ; 3º calcula-se η admitindo comutador não ideal.
•Alternativa à análise aproximada: simulação (ex. SPICE)
8. Notas & Questões
Questões: reguladores lineares
•Que propriedade do díodo de Zener garante ser uma boa
referência de tensão?
•Qual é a diferença mínima que deve existir entre VIN e VOUT dum
regulador linear?
•Porque é que o ηteorico dum regulador linear é inferior a 100%?
Questões: reguladores comutados
•Dos 3 reguladores comutados estudados, qual o que deve
introduzir menos ruído na rede (iIN mais constante)
•Dos 3 reguladores comutados estudados, qual o que exige um
transístor que suporte vCEmax ou vDSmax superior para a mesma
carga (IOUT), VIN e VOUT?
•Dos 3 reguladores comutados estudados, qual o que exige um
díodo com maior vDmax×iDmax? Verifica-se simultàneamente vDmax e
iDmax? Em que situação é que o díodo dissipa mais energia?
38
Fontes Chaveadas – Cap. 1 Topologias básicas de conversores CC-CC não-isolados J. A. Pomilio
iT io
L +
iD Ro
T
E D Vo
Io
http://www.dsce.fee.unicamp.br/~antenor 1-1
Fontes Chaveadas – Cap. 1 Topologias básicas de conversores CC-CC não-isolados J. A. Pomilio
Se a corrente pelo indutor não vai a zero durante a condução do diodo, diz-se que o
circuito opera no modo contínuo. Caso contrário tem-se o modo descontínuo. Via de regra
prefere-se operar no modo contínuo devido a haver, neste caso, uma relação bem determinada
entre a largura de pulso e a tensão média de saída. A figura 1.2 mostra as formas de onda típicas
de ambos os modos de operação.
tT tT t2 tx
Δ I Io i
o Io
i
D
i
T
E E
Vo v
D Vo
0 τ
0 τ
Figura 1.2 Formas de onda típicas nos modos de condução contínua e descontínua
A1 = A 2
(1.1)
V1 ⋅ t 1 = V2 ⋅(τ − t 1)
vL
V1
A1
t1 τ
A2
V2
http://www.dsce.fee.unicamp.br/~antenor 1-2
Fontes Chaveadas – Cap. 1 Topologias básicas de conversores CC-CC não-isolados J. A. Pomilio
(E − Vo)⋅ t T = Vo ⋅(τ − t T )
Vo t T (1.2)
= ≡δ
E τ
Δi o (E − Vo)⋅ t T (E − Vo)⋅δ ⋅ τ
Io = = = (1.3)
2 2⋅L 2⋅L
Vo δ
= (1.5)
E t
1− x τ
i o max ⋅ δ
Ii = (corrente média de entrada) (1.6)
2
(E − Vo)⋅ t T
i o max = (1.7)
L
Vo Ii i o max ⋅ δ ( E − Vo) ⋅ δ 2 ⋅ τ
= = = (1.8)
E Io 2 ⋅ Io 2 ⋅ Io ⋅ L
Vo 2 ⋅ L ⋅ Ii
= 1− (1.9)
E E ⋅ τ ⋅ δ2
E Vo E ⋅ τ ⋅ δ2
Vo = ==> = (1.10)
2 ⋅ L ⋅ Io E 2 ⋅ L ⋅ Io + E ⋅ τ ⋅ δ 2
1+
E ⋅ τ ⋅ δ2
L ⋅ Io
K= (1.11)
E⋅τ
http://www.dsce.fee.unicamp.br/~antenor 1-3
Fontes Chaveadas – Cap. 1 Topologias básicas de conversores CC-CC não-isolados J. A. Pomilio
Vo δ2
= 2 (1.12)
E δ +2⋅K
1± 1− 8 ⋅ K
δ crit = (1.13)
2
0.75
K=.1
Vo/E K=.01 K=.05
0.5
0.25
Cond. contínua
0
0 0.2 0.4 0.6 0.8 1
δ
Figura 1.4 Característica de controle do conversor abaixador de tensão nos modos contínuo e
descontínuo.
1
Cond. contínua
δ=0,8
0.8
δ=0,6
0.6
Vo/E δ=0,4
Cond. descontínua
0.4
δ=0,2
0.2
0
0
E.τ
Io 8L
Figura 1.5 Característica de saída do conversor abaixador de tensão nos modos contínuo e
descontínuo.
http://www.dsce.fee.unicamp.br/~antenor 1-4
Fontes Chaveadas – Cap. 1 Topologias básicas de conversores CC-CC não-isolados J. A. Pomilio
1.2.3 Dimensionamento de L e de C
Da condição limite entre o modo contínuo e o descontínuo (ΔI=2.Iomin) , tem-se:
( E − Vo) ⋅ τ ⋅ δ
I o min = (1.14)
2⋅L
E ⋅ (1 − δ ) ⋅ δ ⋅ τ
L min = (1.15)
2 ⋅ Io min
Quanto ao capacitor de saída, ele pode ser definido a partir da variação da tensão
admitida, lembrando-se que enquanto a corrente pelo indutor for maior que Io (corrente na carga,
suposta constante) o capacitor se carrega e, quando for menor, o capacitor se descarrega, levando
a uma variação de tensão ΔVo.
1 ⎡ t T τ − t T ⎤ ΔI τ ⋅ ΔI Δ I Io i
ΔQ = ⋅ + ⋅ = (1.16) o
2 ⎢⎣ 2 2 ⎥⎦ 2 8
tT τ
A variação da corrente é:
(E − Vo)⋅ t T E ⋅ δ ⋅ τ ⋅(1 − δ)
ΔIo = = (1.17)
L L
Observe que ΔVo não depende da corrente. Substituindo (1.17) em (1.16) tem-se:
ΔQ τ 2 ⋅ E ⋅ δ ⋅(1 − δ)
ΔVo = = (1.18)
Co 8 ⋅ L ⋅ Co
Logo,
Vo ⋅(1 − δ)⋅ τ 2
Co = (1.19)
8 ⋅ L ⋅ ΔVo
http://www.dsce.fee.unicamp.br/~antenor 1-5
Fontes Chaveadas – Cap. 1 Topologias básicas de conversores CC-CC não-isolados J. A. Pomilio
L io D
ii iT +
Ro
E T vT Co Vo
E ⋅ t T (Vo − E)⋅(τ − t T )
ΔIi = = (1.20)
L L
E
Vo = (1.21)
1− δ
Embora, teoricamente, quando o ciclo de trabalho tende à unidade a tensão de saída tenda
para infinito, na prática, os elementos parasitas e não ideais do circuito (como as resistências do
indutor e da fonte) impedem o crescimento da tensão acima de um certo limite, no qual as perdas
nestes elementos resistivos se tornam maiores do que a energia transferida pelo indutor para a
saída.
Io i D Io
iT
Vo Vo
v E
E T
0 τ τ
0
Figura 1.7 Formas de onda típicas de conversor boost com entrada CC
http://www.dsce.fee.unicamp.br/~antenor 1-6
Fontes Chaveadas – Cap. 1 Topologias básicas de conversores CC-CC não-isolados J. A. Pomilio
1 − tx τ
Vo = E ⋅ (1.22)
1 − δ − tx τ
E2 ⋅ τ ⋅ δ2
Vo = E + (1.23)
2 ⋅ L ⋅ Io
Vo δ2
= 1+ (1.24)
E 2⋅K
1± 1− 8 ⋅ K
δ crit = (1.25)
2
K=.01
40
30
Vo/E
cond. descontínua K=.02
20
10 K=.05
0
0 0.2 0.4 0.6 0.8
δ
Figura 1.8 Característica estática do conversor elevador de tensão nos modos de condução
contínua e descontínua, para diferentes valores de K.
http://www.dsce.fee.unicamp.br/~antenor 1-7
Fontes Chaveadas – Cap. 1 Topologias básicas de conversores CC-CC não-isolados J. A. Pomilio
10
cond. contínua
6
δ=.8
Vo/E cond.
4 descontínua
δ=.6
2 δ=.4
δ=.2
0
0 0.04 0.08 0.12 0.16 0.2
Io E.τ
8.L
Figura 1.9 Característica de saída do conversor elevador de tensão,
normalizada em relação a (Eτ/L)
1.3.3 Dimensionamento de L e de C
O limiar para a condução descontínua é dado por:
E ⋅ δ ⋅(1 − δ)⋅ τ
L min = (1.28)
2 ⋅ Io(min)
Io(max)⋅δ ⋅ τ
Co = (1.29)
ΔVo
Neste conversor, a tensão de saída tem polaridade oposta à da tensão de entrada. A figura
1.10 mostra o circuito.
Quando T é ligado, transfere-se energia da fonte para o indutor. O diodo não conduz e o
capacitor alimenta a carga. Quando T desliga, a continuidade da corrente do indutor se faz pela
condução do diodo. A energia armazenada em L é entregue ao capacitor e à carga.
Tanto a corrente de entrada quanto a de saída são descontínuas. A tensão a ser suportada
pelo diodo e pelo transistor é a soma das tensões de entrada e de saída, Vo+E. A figura 1.11
mostra as formas de onda nos modos de condução contínua e descontínua (no indutor).
http://www.dsce.fee.unicamp.br/~antenor 1-8
Fontes Chaveadas – Cap. 1 Topologias básicas de conversores CC-CC não-isolados J. A. Pomilio
vT
D
iT iD
T
E L Co Ro Vo
iL +
E ⋅ t T Vo ⋅ (τ − t T )
= (1.30)
L L
E ⋅δ
Vo = (1.31)
1− δ
tT tT t2 tx
ΔI iL
Io i D Io
iT
E+Vo E+Vo
vT
E E
0 τ
0 τ
(a) (b)
Figura 1.11 Formas de onda do conversor abaixador-elevador de tensão operando em condução
contínua (a) e descontínua (b).
http://www.dsce.fee.unicamp.br/~antenor 1-9
Fontes Chaveadas – Cap. 1 Topologias básicas de conversores CC-CC não-isolados J. A. Pomilio
E ⋅δ
Vo = (1.32)
1 − δ − tx τ
E ⋅ tT
Ii max = (1.33)
L
Ii max ⋅ t T
Ii = (1.34)
2⋅τ
Io ⋅ Vo
Ii = (1.35)
E
E2 ⋅ τ ⋅ δ2
Vo = (1.36)
2 ⋅ L ⋅ Io
E2 ⋅ τ ⋅ δ2
Po = (1.37)
2⋅L
Vo δ2
= (1.38)
E 2⋅K
1± 1− 8 ⋅ K
δ crit = (1.39)
2
http://www.dsce.fee.unicamp.br/~antenor 1-10
Fontes Chaveadas – Cap. 1 Topologias básicas de conversores CC-CC não-isolados J. A. Pomilio
50
40 K=.01
cond. descontínua
30
Vo/E
20 K=.02
10 K=.05
0
0 0.2 0.4 0.6 0.8
δ
Figura 1.12 Característica estática do conversor abaixador-elevador de tensão nos modos de
condução contínua e descontínua, para diferentes valores de K.
Na figura 1.13 tem-se a variação da tensão de saída com a corrente de carga. Note-se que
a condução descontínua tende a ocorrer para pequenos valores de Io, levando à exigência da
garantia de um consumo mínimo. Existe um limite para Io acima do qual a condução é sempre
contínua e a tensão de saída não é alterada pela corrente. Este equacionamento e as respectivas
curvas consideram que a carga tem um funcionamento de consumo de corrente constante. Caso a
carga tenha um comportamento diverso (impedância constante ou potência constante), deve-se
refazer este equacionamento.
10
cond.
2
descontínua δ=.6
δ=.4
0 δ=.2
0 0.04 0.08 0.12 0.16 0.2
Io E. τ
8.L
Figura 1.13 Característica de saída do conversor abaixador-elevador de tensão, normalizada em
relação a (E.τ/L).
1.4.3 Cálculo de L e de C
O limiar entre as situações de condução contínua e descontínua é dado por:
ΔI L ⋅ (τ − t T ) Vo ⋅ (τ − t T ) ⋅ (1 − δ) Vo ⋅ τ ⋅ (1 − δ) 2
Io = = = (1.40)
2⋅τ 2⋅L 2⋅L
E ⋅ τ ⋅ δ ⋅(1 − δ)
L min = (1.41)
2 ⋅ Io(min)
http://www.dsce.fee.unicamp.br/~antenor 1-11
Fontes Chaveadas – Cap. 1 Topologias básicas de conversores CC-CC não-isolados J. A. Pomilio
Io(max)⋅ τ ⋅ δ
Co = (1.42)
ΔVo
L1 C1 L2 Ro
E Co Vo
S D
Em regime, como as tensões médias sobre os indutores são nulas, tem-se: VC1=E+Vo.
Esta é a tensão a ser suportada pelo diodo e pelo transistor.
Com o transistor desligado, iL1 e iL2 fluem pelo diodo. C1 se carrega, recebendo energia de
L1. A energia armazenada em L2 alimenta a carga.
Quando o transistor é ligado, D desliga e iL1 e iL2 fluem por T. Como VC1>Vo, C1 se
descarrega, transferindo energia para L2 e para a saída. L1 acumula energia retirada da fonte.
A figura 1.15 mostra as formas de onda de corrente nos modos de condução contínua e
descontínua. Note-se que no modo descontínuo a corrente pelos indutores não se anula, mas sim
ocorre uma inversão em uma das correntes, que irá se igualar à outra. Na verdade, a
descontinuidade é caracterizada pelo anulamento da corrente pelo diodo, fato que ocorre também
nas outras topologias já estudadas.
http://www.dsce.fee.unicamp.br/~antenor 1-12
Fontes Chaveadas – Cap. 1 Topologias básicas de conversores CC-CC não-isolados J. A. Pomilio
i L2 i L2
I2
vC1 -Ix
tT t2 tx
V1
τ
tT
Assumindo que iL1 e iL2 são constantes, e como a corrente média por um capacitor é nula
(em regime), tem-se:
I L2 ⋅ t T = I L1 ⋅(τ − t T ) (1.43)
I L1 ⋅ E = I L2 ⋅ Vo
E ⋅δ
Vo = (1.44)
1− δ
Vo δ2
= (1.45)
E 2 ⋅ Ke
L e ⋅ Io L1 ⋅ L 2
Ke = e Le =
E⋅τ L1 + L 2
1 ± 1 − 8 ⋅ Ke
δcrit =
2
http://www.dsce.fee.unicamp.br/~antenor 1-13
Fontes Chaveadas – Cap. 1 Topologias básicas de conversores CC-CC não-isolados J. A. Pomilio
1.5.1 Dimensionamento de C1
C1 deve ser tal que não se descarregue totalmente durante a condução de T. Considerando
iL1 e iL2 constantes, a variação da tensão é linear. A figura 1.16 mostra a tensão no capacitor numa
situação crítica (ripple de 100%). Caso se deseje uma ondulação de tensão de 10%, basta utilizar
um capacitor 10 vezes maior do que o dado pela equação 1.48.
v
C1
2V
C1
V
C1
tT τ t
Figura 1.16. Tensão no capacitor intermediário numa situação crítica.
VC1 = E + Vo (1.46)
Na condição limite:
2 ⋅(E + Vo)
Io = I L2 = C1 ⋅ (1.47)
tT
1.5.2 Dimensionamento de L1
Considerando C1 grande o suficiente para que sua variação de tensão seja desprezível, L1
deve ser tal que não permita que iL1 se anule. A figura 1.17 mostra a corrente por L1 numa
situação crítica.
L 1 ⋅ I L1 max
E= (1.49)
tT
I L1 max
Ii = I L1 = (1.50)
2
E+Vo
+ i
L1
L1
I
E L1max
t τ
T
Figura 1.17 Corrente por L1 em situação crítica.
http://www.dsce.fee.unicamp.br/~antenor 1-14
Fontes Chaveadas – Cap. 1 Topologias básicas de conversores CC-CC não-isolados J. A. Pomilio
Quando T conduz:
E ⋅ tT
L1 = (1.51)
2 ⋅ Ii
E⋅τ⋅δ
L 1 min = (1.52)
2 ⋅ Io(min)
1.5.3 Cálculo de L2
Analogamente à análise anterior, obtém-se para L2:
E⋅δ⋅τ
L 2 min = (1.53)
2 ⋅ Io(min)
E ⋅ δ ⋅ τ2
Co = (1.54)
8 ⋅ L 2 ⋅ ΔVo
+ E -
+
L1 C1 D
i L1 i L2
Vo
E L2 Co
T
Ro
http://www.dsce.fee.unicamp.br/~antenor 1-15
Fontes Chaveadas – Cap. 1 Topologias básicas de conversores CC-CC não-isolados J. A. Pomilio
O conversor Zeta, cuja topologia está mostrada na figura 1.19, também possui uma
característica abaixadora-elevadora de tensão. Na verdade, a diferença entre este conversor, o
Cuk e o SEPIC é apenas a posição relativa dos componentes.
Aqui a corrente de entrada é descontínua e a de saída é continua. A transferência de
energia se faz via capacitor. A operação no modo descontínuo também se caracteriza pela
inversão do sentido da corrente por uma das indutâncias. A posição do interruptor permite uma
natural proteção contra sobre-correntes. A tensão a ser suportada pelo transistor e pelo diodo é
igual a Vo+E.
- Vo + i L2
T C1 L2
+
L1 D Co Vo
E
i L1 Ro
Pelas funções indicadas anteriormente, tanto para o conversor elevador de tensão quanto
para o abaixador-elevador (e para o Cuk, SEPIC e Zeta), quando o ciclo de trabalho tende à
unidade, a tensão de saída tende a infinito. Nos circuitos reais, no entanto, isto não ocorre, uma
vez que as componentes resistivas presentes nos componentes, especialmente nas chaves, na
fonte de entrada e nos indutores, produzem perdas. Tais perdas, à medida que aumenta a tensão
de saída e, conseqüentemente, a corrente, tornam-se mais elevadas, reduzindo a eficiência do
conversor. As curvas de Vo x δ se alteram e passam a apresentar um ponto de máximo, o qual
depende das perdas do circuito.
A figura 1.20 mostra a curva da tensão de saída normalizada em função da largura do
pulso para o conversor elevador de tensão.
Se considerarmos as perdas relativas ao indutor e à fonte de entrada, podemos redesenhar
o circuito como mostrado na figura 1.21.
Para tal circuito, a tensão disponível para alimentação do conversor se torna (E-Vr),
podendo-se prosseguir a análise a partir desta nova tensão de entrada. A hipótese é que a
ondulação da corrente pelo indutor é desprezível, de modo a se poder supor Vr constante.
O objetivo é obter uma nova expressão para Vo, em função apenas do ciclo de trabalho e
das resistências de carga e de entrada. O resultado está mostrado na figura 1.22.
E − Vr
Vo = (1.55)
1− δ
Vr = R L ⋅ Ii
(1.56)
Vo = Ro ⋅ Io
Io = Ii ⋅(1 − δ) (1.57)
http://www.dsce.fee.unicamp.br/~antenor 1-16
Fontes Chaveadas – Cap. 1 Topologias básicas de conversores CC-CC não-isolados J. A. Pomilio
R L ⋅ Io R L ⋅ Vo
Vr = = (1.58)
1− δ (1 − δ)⋅ Ro
R L ⋅ Vo
E−
(1 − δ)⋅ Ro E R L ⋅ Vo
Vo = = − (1.59)
1− δ 1 − δ Ro ⋅(1 − δ) 2
Vo 1− δ
= (1.60)
E R
(1 − δ) + L
2
Ro
40
Vo( d )
20
Vr
Ii
RL L Io
E E-Vr Co +
Ro Vo
Vo( d )
2
0
0 0.2 0.4 0.6 0.8 1
d
http://www.dsce.fee.unicamp.br/~antenor 1-17
Fontes Chaveadas – Cap. 1 Topologias básicas de conversores CC-CC não-isolados J. A. Pomilio
1.9 Exercícios
b) Determine as seguintes grandezas: Tensão de saída; potência de entrada; correntes médias nos
indutores L1 e L2. Suponha o capacitor de saída grande o suficiente para que Vo seja
praticamente constante.
http://www.dsce.fee.unicamp.br/~antenor 1-18
Fontes Chaveadas – Cap. 1 Topologias básicas de conversores CC-CC não-isolados J. A. Pomilio
6. O circuito abaixo representa uma fonte chaveada do tipo abaixadora de tensão. O transistor é
comandado por um pulso quadrado com largura 50%, em 25 kHz. Deseja-se obter 10 V na saída,
com um ripple de tensão de 1%. A corrente nominal de saída é de 5 A. Os pulsos de comando do
transistor devem variar entre 0 e 10V, com tempos de subida e de descida de 100ns.
a) Calcule a mínima indutância para operar no MCC com uma corrente de saída de 1 A.
b) Calcule o capacitor de filtro para o ripple de tensão indicado.
c) Simule o circuito, pelo menos por 5ms, partindo de condições iniciais nulas tanto no
indutor quanto no capacitor, e verifique se os valores teóricos correspondem aos simulados.
Explique eventuais discrepâncias.
d) Calcule o valor da tensão de saída, caso se opere no MCD com corrente média de saída de
0,5 A.
e) Simule o circuito no MCD, partindo de condições iniciais nulas tanto no indutor quanto no
capacitor, e verifique se os valores teóricos correspondem aos simulados. Explique
eventuais discrepâncias.
http://www.dsce.fee.unicamp.br/~antenor 1-19