LAPORAN PRAKTIKUM ELEKTRONIKA

PERCOBAAN FLIP FLOP

Kelas LT-2E

KELOMPOK 5 :

Muzakki Sathor Khindik (17)

Okis Novianto (18)

Putri Kusuma Anugrah (19)

Sely Kusuma Anggreni (20)

Program Studi Teknik Listrik

JurusanTeknikElektro

Politeknik Negeri Semarang

2015
 PERCOBAAN 11
FLIP - FLOP

1. Tujuan Instruksional Khusus

1. Merangkai Flip-flop dengan NAND dan NOR gate
2. Menjelaskan cara kerja Flip-Flop
3. Membuat tabel kebenaran Flip-Flop

2. Dasar Teori
Rangkaian kombinasional adalah rangkaian digital yang output outputnya pada setiap
saat tertentu tergantung penuh pada nilai input inputnya. Pada umumnya sistem digital
memiliki rangkaian rangkaian kombinasional dan juga mempunyai elemen pengingat. Elemen
pengingat adalah perangkat yang mampu menyimpan informasi biner didalamnya. Informasi
biner yang disimpan dalam elemen memori pada waktu tertentu menentukan keadaan ( state )
dari rangkaian tersebut.
Rangkaian sequential adalah rangkaian kombinasional yang mempunyai elemen pengingat.
Rangkaian sequential menerima informasi biner dari external input. Input input ini bersama
sama dengan keadaan saat itu present state dari elemen memori menentukan nilai biner pada
terminal output.
Elemen pengingat yang digunakan pada rangkaian sequential adalah FLIP-FLOP
disingkat FF. FF adalah rangkaian logika dengan dua output, yang mana kedua output tersebut
kebalikan satu dengan yang lain. Gambar 11.1 menunjukkan simbol umum Flip_flop .

Gambar 11.1 Simbol umum FF

 Ada beberapa bermacam macam jenis flip-flop, flip-flop dari gate, S-R flip-flop , D flip-
flop , J-K flip-flop. Perbedaan perbedaan utama di antara jenis FF adalah dalam jumlah input
yang dimilikinya dan cara dimana input-inputnya mempengaruhi keadaan binernya.

4. Peralatan dan Bahan

Alat Jumlah
2 buah IC 7402 , 7400 2

2 buah LED 2

2 buah Resistor 470 ohm 2

1 buah Catu daya DC 1

Kabel jumper 20
 Proto board 1

4. Diagram Rangkaian

Gambar.11.2 Rangkaian FF dasar dengan gerbang NOR

 Gambar 11.3 Rangkaian Clocked RS Flip-Flop

5. Langkah Kerja

1. Susunlah rangkaian seperti pada gambar 11.2 di atas.

2. Masukkan Input sesuai dengan tabel 11.1 dan catat hasilnya.
3. Ulangi langkah percobaan tersebut di atas dengann gerbang NAND
4. Susunlah rangkian seperti pada gambar 11.3
5. Masukkan Input sesuai dengan tabel 11.2 dan catat hasilnya.

6. Lembar Kerja

Tabel 11.1 Rangkaian FF dasar dengan gerbang NOR

S R Q Q

1 0 1 0
0 0 1 0
0 1 0 1
0 0 0 1
1 1 0 0

Tabel 11.2 Rangkaian Clocked RS Flip-Flop

E S R Q Q

0 0 0 1 0
0 0 1 1 0
0 1 0 1 0
0 1 1 1 0
1 0 0 1 0
1 0 1 0 1
1 1 0 1 0
1 1 1 1 1
7. Pertanyaan dan Tugas
1. Pada keadaan input-input yang bagaimanakah pada rangkaian 11.1 tidak berfungsi
sebagai FF
2. Jelaskan fungsi Enable pada rangkaian 11.2
3. Berilah analisa hasil percobaan saudara

Jawab:

1. Pada saat keadaan input S dan R yang sama yaitu berlogika 0 maka akan terjadi
keadaan memory / tetap seperti keadaan sebelumnya.
2. Fungsi Enable untuk mengendalikan level-level input selama terjadi pulsa clock (clock
pulse). Output - output dari kedua AND gates tetap pada 0 sepanjang pulsa clock (CP)
adalah 0, tanpa menghiraukan harga - harga dari input S dan R. Bila pulsa clock
berubah menjadi 1, informasi dari input S dan R diijinkan untuk mencapai flip flop
dasar.
3. Pada tabel 11.1 dapat diketahui bahwa bila S diberi logika 1 dan R diberi logika 0,
maka output Q akan berada pada logika dan Q not pada logika 0, ini dinamakan
menset Flip-Flop ke kondisi 1 atau kondisi tinggi . Bila R diberi logika 1 dan S diberi
logika 0 maka keadaan output akan berubah menjadi Q berada pada logika 0 dan Q not
pada logika 1, ini dinamakan me-reset Flip-Flop / meng-clear Flip-Flop ke kondisi 0
atau kondisi rendah. Bila S dan R sama-sama diberi logika 0 maka tidak
mempengaruhi kondisi Flip-Flop, yaitu tetap pada kondisi sebelumnya, ini adalah
kondisi normal dari input Flip-Flop. Bila S dan R sama-sama diberi logika 1 maka
output Q dan Q not pada pada logika 0, ini adalah kondisi yang tidak menentu dan
harus tidak digunakan. Pada tabel 11.2 Enable berfungsi untuk mengendalikan level-
level input selama terjadi pulsa clock (clock pulse). Output - output dari kedua AND
gates tetap pada 0 sepanjang pulsa clock (CP) adalah 0, tanpa menghiraukan harga -
harga dari input S dan R. Bila pulsa clock berubah menjadi 1, informasi dari input S
dan R diijinkan untuk mencapai flip flop dasar.

8. Kesimpulan
1. FF adalah rangkaian logika dengan dua output, yang mana kedua output tersebut
kebalikan satu dengan yang lain.
2. FF mempunyai dua output Q dan Q not, dan dua input Set (S) dan Reset (R)
3. S =1 , R=0 menghasilkan Q =1, ini dinamakan menset FF ke kondisi 1 atau kondisi
tinggi (SET)
4. S=0 , R=1 menghasilkan Q=0, ini dinamakan me-reset FF ke kondisi 0 atau kondisi
rendah (RESET)
5. S=0 . R =0 tidak mempengaruhi kondisi FF , yaitu tetap pada kondisi sebelumnya
(Memory)
6. S=1, R=1 adalah kondisi yang tidak menentu dan harus tidak digunakan (INVALID
/ INDETERMINATE)
7. Dengan menambah gates ke input rangkaian dasar, flip-flop dapat dibuat untuk
mengendalikan level-level input selama terjadi pulsa clock / clock pulse (CP)
8. Rangkaian flip flop dapat dibuat dari 2 nor gate.
9. Memori elemen yang digunakan pada rangkaian sequential adalah flip flop
10. Dengan menggunakan a switch debouncer didapatkan keluaran flip flopmendekati
atau sama dengan yang diharapkan.