ESPECIFICAODOPROJETO(PrimeiraUnidade)

ProjetodaULA

OprojetodaULAprecisaseracopladoaumdecodificadorbinrioparadisplaydesete
segmentosquetambmserdesenvolvido.Esteprojetodaprimeiraunidadedeveser
desenvolvidototalmentebaseadoemportaslgicas.

O projeto deve estar pronto para baixar na placa de prototipao DE270, inclusive
comaspinagensconfiguradas.As respectivas pinagens (associao de umsinal
entrada/sadacomumpinodoFPGA)estoespecificadasabaixo.

Deverserentregueumrelatrioimpressoaomonitorjuntamentecomocdigofonte
(pasta completadoprojetocompactada), detalhandocadafasedesenvolvida,que
deveconter:

a)Capacomidentificaodosalunos
b) Viso Geral do Projeto (figura ilustrando o sistema completo em blocos).
Explicarsucintamentenestaetapacadamdulodesenvolvido.
c) TabelasdaVerdade(semprequeaplicvel)eclculos(reduesemapask)
d) Circuitoprojetadodecadamduloesimulao(waveform)
e)Circuitocomtodosistemaconectadoesimulao(waveform)
f) Concluso

A unidade lgica e aritmtica dever ser capaz de executar as seguintes operaes,

queseroselecionadasapartirdoscdigosdatabelaabaixo:

Entradas:

1.Dois vetores A e B de 4 bits (1 para o sinal e 3 para o mdulo)

representando osoperandos. Essesnmerosso binriospositivosou
negativos(complementadosa2).
2.UmvetorSde3bitsrepresentandooseletordaoperaosegundoatabela
anterior.
 Sadas:

1.UmvetorFde4bitsrepresentandooresultadodaoperao(paraoscasos
emqueaoperaoretornaumvetor).
2.Umsinal(LED)representandooverflow(paraasoperaesquepodem
geraroverflow).
3.Umsinal(LED)representandoostatus(paraasoperaesqueretornamum
booleano).

Obs:Complementode2deBtambmgeraoverflow.

Somador BCD

Dever ser implementado um somador BCD como o descrito nas aulas. Para o relatrio
ele deve ser capaz de somar dois nmeros de dois dgitos, ou seja, de 00+00 a 99+99.
Por limitaes da placa, para a apresentao ele deve ser capaz de somar nmeros de 1
dgito, ou seja, de 0+0 a 9+9.

Entradas:

1. Dois vetores A e B de bits representando os operandos. Os nmeros de bits

dependem das condies explicitadas acima e devem estar codificados em BCD.

Sadas:

1. Um vetor representando o resultado da soma, em codificao BCD.

2. Um sinal representando overflow (para as operaes que podem gerar overflow)

Decodificadorparadisplayde7segmentos

ParaquesejapossvelexibirosnmerosnodisplaydaplacaDE270,oprojetodaULA
deve estaracoplado a um decodificador. Os leds de cada display acendem quando
colocadonvellgico0.

Entradas:

1. Para umaULA de4bitsrepresentando um nmero binrio positivo ou

negativo(complementoa2).
2. Para o Somador BCD um vetor de 4 bits representando o dgito menos
significativo (codificado em BCD) e o bit de sada (do somador)
representando o dgito mais significativo.

Sadas:

1.Doisvetoresde7bitsrepresentandoos2displays,segundoatabelaabaixo.

Diagramas dos projetos

Figura 1: diagrama do projeto da ULA

Figura2:diagramadoprojetodosomadorBCD
 Pinagem:

OFPGACycloneIIparaoqualoprojetoserbaixadooEP2C70F896C6.
Informaessobreclock(Nesteprojetonosernecessrio)