CONVERTIDORES

DE ANALGICO

A DIGITAL

41
 CAPITULO VI

CONVERTIDORES DE ANALGICO A DIGITAL

Los seres humanos procesamos la informacin numrica empleando el sistema decimal. Sin
embargo, la tecnologa electrnica usa un camino diferente para manejar, a muy alta velocidad y
eficiencia, las mismas cantidades. El sistema binario y los circuitos digitales constituyen el mtodo ms
apropiado para manejar informacin numrica.

Algo similar ocurre, ahora con el tratamiento de los fenmenos naturales que nos rodean. Vivimos
en un mundo cuyas dimensiones varan de manera continua o anloga a lo largo del tiempo.

La temperatura, la presin, el voltaje, la corriente, etc., son parmetros fsicos que a travs del
tiempo toman una infinita cantidad de valores.

La mayor parte de los fenmenos del mundo real estn compuestos de seales analgicas o
continuas. En las primeras pocas del desarrollo de la electrnica, estas seales se procesaban tambin,
de manera analgica (voltmetros analgicos de aguja, instrumentos de perillas y potencimetros, las tiras
de papel de los registradores de voltaje y temperatura, etc.).

A pesar de la gran cantidad de instrumentacin analgica existente, procesar informacin

presenta serias dificultades. Nuevamente, la tecnologa digital aparece como la mejor solucin. Las
seales digitales pueden ser controladas y procesadas por circuitos lgicos simples o por
microprocesadores.

Cuando un circuito digital requiere procesar informacin del mundo real debe estar dotado de dos
tipos de interfaz o circuitos de entrada y salida: uno para convertir la seal analgica a digital (interfaz de
entrada) y otro para convertir la seal digital a seal analgica (interfaz de salida).

M UNDO M UNDO
REAL REAL

C O N V E R T ID O R C IR C U IT O C O N V E R T ID O R
A /D D IG IT A L D /A

Fig. 6.1 Tratamiento de las seales analgicas

Antes de explicar los diferentes modos de conversin A/D, es conveniente conocer las
condiciones que se deben tener en cuenta para que durante la conversin, el sistema no deje perder
informacin valiosa de la seal de entrada.

La forma eficaz para que un circuito pueda leer correctamente una seal analgica es a travs de
la toma de muestras sucesivas. Una muestra es una lectura de nivel de voltaje de la seal en un instante
determinado de tiempo. A esta muestra se le efecta la conversin A/D que arrojar un valor digital
equivalente.

De hecho, entre ms muestras se tomen por unidad de tiempo, los valores digitales obtenidos
representarn mejor la seal analgica respectiva. En la figura 6.2 se muestra una seal anloga y su
representacin luego de haber tomado varias muestras durante un ciclo de la misma. Como puede verse,
si se tomen ms muestras, la seal se puede reproducir con mayor similitud a la original.

45
 Figura 6.2

El Teorema del muestreo seala que la cantidad mnima de muestras que se deben tomar a una
seal anloga durante un segundo, debe ser al menos el doble de la frecuencia mxima de dicha seal.
Esto es, si la seal anloga que se desea convertir a digital posee una frecuencia de 10 Hz, la cantidad
mnima de muestras que se deben tomar por segundo debe ser 20, o lo mismo, el conversor A/D debe
funcionar, por lo menos, a 20 Hz.

De este valor se puede deducir el tiempo de conversin, el cual es un parmetro comn en los
conversores A/D. Por ejemplo, si el tiempo de conversin es de 100 s, la cantidad de muestras que
puede tomar por segundo sera:
F= 1
T
Por lo tanto:

F= 1
100 x 10-6 s

F = 10,000 = 10 kHz

Lo anterior significa que ese convertidor puede tomar 10,000 muestras por segundo. Puesto que
dicha frecuencia de muestreo debe ser el por lo menos el doble de la seal analgica, la frecuencia
mxima de una seal de entrada sera de 5 kHz.

Existen varios modos de conversin anloga a digital, de los cuales describiremos las dos ms
utilizados por los autmatas comerciales. Cabe anotar que no es indispensable el pleno entendimiento de
las formas de conversin A/D para trabajar con seales analgicas, ya que el proceso es interno y casi
transparente para el usuario. Sin embargo, no est por dems conocer los modos ms utilizados para
que un PLC pueda llevar a cabo estas tareas.

46
Convertidor tipo flash

El convertidor tipo flash es el ms rpido de los convertidores existentes. Esta configuracin

utiliza una escalera o banco de comparadores de nivel en paralelo para procesar la informacin analgica
de entrada. Estos convertidores tambin se les conoce como convertidores en paralelo.

Una red de resistencias en serie forman un divisor de voltaje mltiple con entradas a cada
referencia de los comparadores operacionales. El mximo valor que puede convertirse depende del valor
de VCC. La salida de cada comparador es 0 V a VCC.

Si el voltaje de la seal de entrada es cero, todas las salidas de los comparadores son cero. A
medida que la seal de entrada se incrementa o supera el valor de las referencias de voltaje de los
comparadores, la salida de cada comparador se convertir en nivel alto o V CC.

Una red lgica combinatoria se encarga de convertir la lgica de las salidas de los comparadores
en una palabra digital de salida.

El convertidor de la figura 6.3 tiene dos bits de resolucin. Un ADC de 2 bits, desde el punto de
vista prctico y de aplicaciones, presenta muchas limitaciones. Como puede verse en la siguiente figura,
se necesitan 2n 1 comparadores para determinar la resolucin de un convertidor.

Un ADC de cuatro bits necesita 15 comparadores, mientras que uno de 8 bits necesita 255
comparadores. Al mismo tiempo, el incremento de la red de compuertas es considerable.

Fig. 6.3 Convertidor tipo flash

47
 Por esta razn, las ADC tipo flash o rfaga son muy costosos y nicamente se emplean en
aplicaciones que requieran una ruta de muestreo muy alta, como es en el caso de equipos que deben
manejar seales de televisin.

El ancho de banda de una seal de televisin es de aproximadamente 5 MHz. Por tanto la

misma se debe muestrear a una frecuencia superior a 10 MHz.

La ventaja principal de un convertidor tipo flash es su velocidad de conversin. Como la entrada

analgica se aplica a cada comparador simultneamente, el tiempo de conversin es nicamente el de
propagacin de los comparadores y de las compuertas de la red lgica.

Convertidor de rampa

Una manera ms eficiente y econmica para realizar la conversin A/D se logra con la estructura
de un convertidor tipo rampa o de pendiente simple, la cual consiste de un generador de rampa, un
contador digital y un comparador.

El ciclo de comparacin se inicia con la rampa y el contador inicializando en cero. La salida del
comparador es baja, de tal forma que la compuerta AND inhibe el paso de la seal de reloj hacia el
contador binario.

Cuando se aplica un voltaje a la entrada del convertidor, la entrada no inversora (+) del
comparador tendr un valor de voltaje superior al de la entrada inversora (-). Por tanto, la salida del
comparador ser alta.

Este nivel alto habilita la compuerta AND y permite el paso de los pulsos de reloj hacia el interior
del contador. Al mismo tiempo, el circuito generador de la rampa impulsa su crecimiento a lo largo del
tiempo.

R ELO J
C O M PARAD O R

V IN
- C O N TA D O R
+

C IR C U IT O D E
CO NTRO L DE R E G IS T R O
V O LTA JE D E R AM PA
R E F E R E N C IA

S A L ID A B IN A R IA

Fig. 6.4 Convertidor tipo rampa.

Cuando el voltaje desarrollado por la rampa supera el voltaje de la seal de entrada, la salida del
comparador cae a un nivel alto.

48
 Este flanco negativo hace que las salidas del contador se almacenen en el latch de salida.
Tambin inicializa el contador interno en cero para una posterior conversin. La palabra digital
equivalente a la seal de entrada aparece en las salidas digitales del convertidor.

El tiempo requerido para efectuar una conversin depende del nivel de la seal analgica de
entrada. Se necesitar ms tiempo para realizar la conversin de una seal de mayor nivel. Si la ruta de
crecimiento de la rampa es de 1 voltio por milisegundo (1 V/ms), se necesitarn 2 milisegundos para
efectuar la conversin.

La principal desventaja de este tipo de convertidores es su tendencia a operar de manera inestable en la

generacin de la rampa. Como no existe una forma de sincronizacin entre la seal de reloj y la
generacin de la rampa, cualquier corrimiento de uno de ellos afectar considerablemente la palabra
digital de salida.

Convertidor de doble rampa

Este convertidor sacrifica velocidad por estabilidad. Con este se elimina el efecto de corrimiento
de los voltajes de la rampa a lo largo del tiempo. La seal de entrada se conecta a un integrador.

Cuando un voltaje positivo se aplica como seal a convertir, el integrador crece en sentido
negativo. El voltaje negativo del integrador hace que el comparador coloque en su salida un nivel alto. De
esta manera, se activa la compuerta AND y, por consiguiente, la seal de reloj o clock llega al contador.

Fig. 6.5 Convertidor A/D de doble rampa

La rampa negativa generada por el integrador tiene un tiempo fijo. Despus de este tiempo, el
circuito de control coloca en ceros al contador y, tambin sita en la entrada del integrador una referencia
de voltaje negativo.

El integrador producir una rampa de pendiente positiva. El contador inicia su conteo hasta que la
salida del integrador llegue al valor de cero. En este punto la salida del comparador vale cero.

El circuito de control detecta este flanco negativo y memoriza, en el latch de salida, el valor del
contador. Este nmero binario es el valor digitalizado de la seal analgica de entrada.
En el circuito de la figura 6.5 la ruta de integracin depende del valor de R 1 y C1, as como
tambin de la magnitud de la seal de entrada.

49
 Cuando se aplica la referencia negativa en la entrada del integrador, el tiempo requerido por el
integrador para retornar a cero depende de la magnitud del voltaje de entrada. Cualquier variacin en el
circuito integrador generador de la rampa se cancela automticamente en este retorno a cero.

La desventaja de este convertidor es el tiempo extra necesario para realizar la doble rampa. Un
convertidor de doble rampa necesita, por lo menos, 100 ms para efectuar un ciclo completo de
conversin.

Convertidor de aproximaciones sucesivas

Esta tcnica es la ms empleada en los convertidores de bajo costo, resolucin moderada y alta
velocidad. El corazn de este tipo de convertidor es un dispositivo llamado registro de sucesivas
aproximaciones o SAR. Este registro realiza una tarea anloga a la ejecutada por el contador digital de
los dos convertidores anteriores.

El convertidor esta compuesto por un SAR, un convertidor DAC, un registro de salida y un

comparador.

Fig. 6.6 Convertidor de aproximaciones sucesivas

El ciclo de conversin comienza cuando se aplica una seal anloga a la entrada del convertidor
y se coloca un pulso de START en el registro SAR. El primer pulso de reloj en el registro SAR coloca en 1
la salida del MSB.

Este valor binario hace que el convertidor DAC coloque en su salida el 50% de su valor total. El
SAR mira la salida del comparador con el fin de saber si la salida analgica del DAC es mayor o menor
que la de la seal analgica de entrada.

Si el voltaje del DAC es mayor, el comparador coloca su salida en cero. Esto hace que el registro
tambin coloque en cero su MSB. Si el valor del voltaje en la salida del DAC es menor que el de la seal
de entrada, el comparador coloca en alto su salida y el registro SAR mantiene en 1 su MSB. Todo lo
anterior ocurre en un solo pulso de reloj.

En el siguiente pulso de reloj, el SAR coloca en 1 su segundo bit ms significativo y checa

nuevamente el resultado del DAC con la seal de entrada.

50
 De nuevo, si el valor del DAC es mayor que el voltaje de entrada, la salida del comparador se va
a cero y el SAR coloca en 0 este bit. Si el valor del DAC es menor que el de la entrada el comparador
permanece activado y el SAR mantiene en uno este ltimo bit.

El registro SAR examina, de igual manera, todos los bits, desde el MSB hasta el LSB. Ya que un
bit se evala en cada pulso de reloj, un ADC de aproximaciones sucesivas de 8 bits emplear, en la
conversin, solamente ocho pulsos de reloj.

Cuando se ha procesado el ltimo bit, el registro SAR enva una seal de fin de conversin que
permite el almacenamiento de la palabra resultante en el registro de salida.

Tpicamente, un convertidor A/D de aproximaciones sucesivas realiza una conversin en un

tiempo inferior a los 12 S.

Error de cuantizacin

El error de cuantizacin se origina en los cambios que puedan ocurrir en la seal analgica de
entrada, durante el proceso de conversin.

En todos los ADC la seal de entrada se aplica a un comparador directamente. Adems un ciclo
de conversin requiere de un tiempo finito del orden de microsegundos a milisegundos, para producir la
palabra digital equivalente al voltaje de entrada, pero si la seal de entrada cambia durante el ciclo de
conversin la palabra digital resultante representar un nivel de voltaje existente al final del ciclo, en
lugar del nivel existente al comienzo del ciclo de la conversin.

Si la seal que se pretende convertir a digital es DC, no se generar el error de cuantizacin. En

cambio, si la seal de entrada tiene una ruta de cambio alta, el error puede ser considerable.

Una manera muy comn de evitar el error de cuantizacin es mediante el uso de un circuito de
memorizacin analgica llamado S/H (Sample and hold: muestra y retencin) ubicado en la entrada del
convertidor.

+
V IN -

C1
Seal de
re lo j

Fig. 6.7 Circuito de muestreo y retencin

Este tipo de memoria analgica esta compuesta por un interruptor electrnico de alta velocidad,
un amplificador de alta impedancia de entrada y un condensador.

La seal de reloj o lgica activa un interruptor electrnico S 1. El nivel de voltaje de la seal de

entrada carga el condensador C1. De esta manera se memoriza o almacena la seal analgica.
Dado que la impedancia de entrada del amplificador es muy alta, el condensador no encuentra
una trayectoria posible para que pierda su carga elctrica.

En la salida del amplificador de ganancia unitaria o buffer se mantiene constante el voltaje

existente en la entrada en el instante del pulso de reloj.

Esta salida puede ahora aplicarse a la entrada del ADC. Puesto que la seal es constante
durante el ciclo de conversin, no hay posibilidades de un error de cuantizacin.

51
Diagrama lgico de un convertidor A/D

EO C

ENTRADA V IN
A N A L O G IC A

D ATO S
D 0 -D 7
B IN A R IO S

S TA R T O E

ENTRADA
A N A L O G IC A

Fig. 6.8 Diagrama lgico de un ADC genrico.

Las seales que lo integran son:

Entrada analgica. La lnea de entrada de la seal analgica que se quiere digitalizar.

Bus de salida de datos (D 0 a D7). Estas lneas de salida entregan la palabra binaria que
corresponde al nivel analgico de entrada.
START. Entrada para indicar al ADC que debe iniciar un nuevo ciclo de conversin.
EOC (fin de conversin). Cuando el proceso de conversin ha finalizado, el ADC emite esta
seal para indicar al usuario que en el bus de datos del convertidor hay una palabra digital.
OE (habilitador de salidas). El registro de salida de los convertidores es de tipo tri-state.
Mediante esta lnea se habilita la salida. Se emplea esta seal de control en sistemas de
computadoras que controlan varios dispositivos ADC.

52