UNIVERSIDADE ESTADUAL PAULISTA JLIO DE MESQUITA FILHO

Laboratrio de Circuitos Eletrnicos

Experimento 4
Caracterizao dos transistores por efeito de campo JFET e
MOSFET

Guilherme Takashi RA 910155

Marcel Torres da Silva de Araujo RA 122270215

SOROCABA

1
 2016

SUMRIO

I Objetivos.............................................................................................................
II Introduo Terica................................................................................................
III - Procedimentos Experimentais...............................................................................
III.1 Etapa 1........................................................................................................
III.1.1 Materiais.................................................................................................
III.1.2 Metodologia............................................................................................
III.2 Etapa 2........................................................................................................
III.2.1 Materiais.................................................................................................
III.2.2 Metodologia............................................................................................
IV Resultados obtidos..............................................................................................
IV.1 Etapa 1........................................................................................................
IV.2 Etapa 2........................................................................................................
V - Concluses........................................................................................................
VI - Referncias......................................................................................................

2
I OBJETIVOS

O principal objetivo do experimento proposto no laboratrio foi estudar

as diferentes montagens de circuitos amplificadores de estgio mltiplo,
destacando o amplificador em cascata e o amplfiicador de Darlington

3
II INTRODUO TERICA

II.1 Circuitos de espelho de corrente

Aplicaes com circuitos integrados, em que h necessidade dos

dispositivos que o compem estarem perfeitamente casados, exige o uso da
configurao de espelho de corrente. Esta tem como objetivo repetir o
comportamento da corrente desenvolvida em um lado do circuito sobre o outro.
Deste modo, utilizando-se transistores bipolares a partir de uma configurao
especfica, possvel obter valores muito prximos de correntes nos coletores
dos transistores.
Os espelhos de corrente possuem papel fundamental no projeto de
amplificadores em CIs, cuja funo de polarizao e de carga realizada
simultaneamente. A polarizao em projeto de circuitos integrados baseada
no uso de fontes de corrente constante. A corrente constante (corrente
referncia) gerada em um ponto especfico do circuito integrado com mltiplos
estgios replicada para outros locais. Isso viabiliza a polarizao dos demais
estgios, atravs do processo chamado conduo de corrente. [1]
Destacam-se duas vantagens na utilizao desse tipo de configurao. A
primeira est no fato de torna-se desnecessrio a ligao de uma fonte de
corrente aos estgios, uma vez que apenas um ponto do circuito replica este
sinal para os demais. Alm disso, as correntes de polarizao dos vrios
estgios acompanham umas s outras no caso de alteraes na fonte de
tenso ou de temperatura.
Na Figura 1, tem-se um espelho de corrente simples formado com
transistores do tipo NPN.
Admitindo diferentes reas base-emissor, respectivamente A1 e A2 para os
transistores Q1 e Q2, desprezando-se a influncia de finito, e admitindo
idnticas densidades de corrente de saturao (JS), tem-se

Iref =IC 1@ A 1 JS exp(VBE /VT )

Iout=IC 2 @ A 2 JS exp(VBE /VT )
ou, idealmente,

4
 Iout A 2
= =k
Iref A 1

onde k corresponde ao fator de espelhamento.

No entanto, devido resistncia finita dos transistores causada pelo efeito

de modulao da base, a exatido de (3) passa a depender dos diferentes
valores de VCE que Q1 e Q2 possam assumir. Desse modo, o transistor no
mais se comporta como uma fonte de corrente ideal, na qual a corrente
independe da tenso atravs dos terminais. Analogamente, tem-se o
complemento do espelho de corrente com transistores PNP na Figura 2.

Figura 1 - Espelho de corrente (NPN)

5
 A resistncia dinmica de sada da fonte de corrente simples da Figura 1
pode ser determinada atravs de anlise de pequenos sinais, como indicada na
Figura 3. Deste modo, rout @ vi2 = 0 corresponde a rce2, a resistncia
dinmica entre coletor e emissor de Q2, que corresponde aproximadamente a
VA / IC , onde VA a tenso de Early.

Figura 2 - Resistncia de sada da fonte de corrente simples

1.1. Influencia da corrente de base

Na Figura 4 tm-se as correntes de base representadas na fonte de

corrente simples. Para efeitos de anlise DC, considerando Q1 e Q2 casados
(IS1 = IS2 , b1 = b2 = b) e VA , tem-se IC1 = IC2 , pois VBE1 = VBE2.
Anlise nodal no coletor de Q1 determina

IREF=IC 1+ IB 1+ IB 2

Ou

IREF=IC 1+ IC 1/ + IC 2 /=IC 1+2 IC 1/

E, portanto,

IC 1=IREF /(1+2 / )=Iout

Caso >> 1, a corrente de sada aproxima-se da corrente de referncia

~
IC 2 IREF=(VCCVBE )/R

6
 Figura 3 - Influencia das correntes de base

II.2 Amplificador Diferencial ou Par Diferencial

Em razo das vantagens que oferece o par diferencial ou amplificador

diferencial, tornou-se uma das configuraes mais utilizadas em projetos de
circuitos integrados analgicos. O amplificador diferencial com TBJ, por
exemplo, possui papel fundamental em circuitos lgicos de velocidade muito
alta [1].

Este tipo de configurao se base em um circuito com duas entradas e

duas sadas. So construdos a partir de transistores e resistores, associados
de forma a gerar sinais nas sadas que dependero da forma como foram
aplicados nas entradas.

Neste experimento, foi montado um circuito amplificador diferencial,

configurando-o de maneiras distintas, a fim de se analisar suas caractersticas
e o seu comportamento.

Os circuitos diferenciais so mais imunes ao rudo e a interferncias.

Considere-se que dois fios transportam uma pequena tenso diferencial e que
essa tenso sofre uma interferncia (indutiva ou capacitiva). Como os dois fios
esto fisicamente prximos a tenso devido interferncia nos fios (i.e., entre
cada um dos fios e a massa) igual. Como o sistema diferencial apenas a
diferena entre os dois fios detectada, logo no contm qualquer
interferncia.

7
 Outra razo tem a ver o fato das configuraes permitirem polarizaes
e acoplamentos entre andares sem a necessidade de condensadores de by-
pass e de acoplamento como aqueles usados em amplificadores discretos.

Um amplificador diferencial multiplica a diferena entre duas entradas

por um valor constante (o ganho diferencial). Um amplificador diferencial o
estgio de entrada da maioria dos amplificadores operacionais. Dadas duas

+
entradas V e V , um amplificador diferencial perfeitamente simtrico d

uma sada Vout:

+V
V
V out = A d

onde Ad o ganho de modo diferencial.

A figura a seguir, apresenta uma configurao bsica de um par

diferencial a TBJ.

Figura 4 - Par diferencial a TBJ

O circuito consiste em dois transstores iguais (Q1 e Q2) cujos

emissores esto ligados entre si e polarizados com uma fonte de corrente
constante I. A ligao dos coletores atravs de RC pode no ser necessria
para o correto funcionamento do par diferencial, ou seja, em algumas

8
aplicaes os dois coletores podem estar ligados a outros transstores e no a
cargas resistivas. no, entanto essencial garantir que Q1 e Q2 no entrem na
saturao.

Como Q1 e Q2 so iguais e assumindo que a fonte de corrente I tem

resistncia de sada infinita, a corrente de sada permanecer constante e pela
simetria ser dividida igualmente pelos dois dispositivos. Logo i E1=iE2=I/2 e a
tenso nos emissores ser vCM-VBE (VBE = 0,7V). A tenso nos coletores ser
VCC-1/2(IRC) e a diferena entre as tenses de coletores sero nulas.

O funcionamento do amplificador diferencial pode ser representado

pelas equaes a seguir:

I
i E 1= v id
VT
1+e

9
 I
i E 2= v id
VT
1+e

Percebe-se que o amplificador diferencial depende somente da tenso

diferencial vid Esta a caracterstica essencial do amplificador diferencial que d
origem ao seu nome.

Outra importante caracterstica a relativamente pequena tenso v id que faz

com que toda a corrente circule atravs de um dos transstores. Na figura 2
mostrado o comportamento das correntes de coletor (=1) em funo da tenso
diferencial de entrada. Este traado normalizado pode ser usado em qualquer
situao.

Figura 5 - Grfico comportamental do amplificador diferencial

O par diferencial TBJ pode ser usado como comutador de alta velocidade
devido ao fato de no necessitar que nenhum dos transstores sature. Lembrando
que para o funcionamento de um transstor como comutador, este deve funcionar ao
corte e saturao, sendo necessrio remover as cargas armazenadas na base
antes de comutar para OFF, o que geralmente um processo lento. A ausncia de
saturao no par TBJ faz com que ele seja indicado para circuitos de alta
velocidade.

0
III - PROCEDIMENTOS EXPERIMENTAIS

III.1 Etapa 1

III.1.1 Materiais

- Osciloscpio de duplo canal;

- Fonte de tenso;

- Gerador de sinais;

- Multmetro;

- Protoboard;

- Dois Transistores bipolares NPN BC547;

- Resistores de 100,1k , 4,7k, 8,2k e 470 .

III.1.2 Metodologia

Figura 6 - Circuitos da etapa 1

1
 Os circuitos da figura 5 foram montado em protoboard e no programa Capture
CIS. Em seguida, utlizando um multmetro, mediu-se o ganho (300) dos
transistores. Calculou-se os valores tericos das tenses indicadas no roteiro do
experimento, destacando as tenses nos terminais do transistor e as tenses de
entrada e sada. Foi mantido um valor fixo para R1 e varios valores atribuidos a
RL com uma tensao de 1,7 V de alimentao. Foi medido as correntes de R1 e
RL.

III.2 Etapa 2

III.2.1 Materiais

- Osciloscpio de duplo canal;

- Fonte de tenso;

- Gerador de sinais;

- Multmetro;

- Protoboard;

- Resistores de 2,2 k e 4,7k;

- Dois Transistores bipolares NPN BC547;

III.2.2 Metodologia

2
 Figura 7 - Circuito da etapa 2

Foi realizada a montagem do circuito da Figura 6 em protoboard e no programa

Capture CIS. Em seguida, utilizando o multmetro, mediu-se o ganho dos
transistores Posteriormente calculou-se os valores tericos dos principais
parmetros envolvidos no circuito, destacando para as tenses dos terminais do
transistor e as tenses de entrada e sada. Foram realizadas 3 configuracoes
distintas : modo comum, simples e duplo atraves da variacao das fontes de entrada
dos circuitos. Foram medidas as tensoes de coletores para cada transistores.

3
IV RESULTADOS OBTIDOS

Etapa 1 Transistor JFET

O experimento foi realizado para estudar o modo de operao de transistores

do tipo JFET. Em complementar ao circuito feito experimentalmente, fora realizado
simulao utilizando o software PSpice do circuito afim de comparar com um modelo
terico computacional. Utilizando o modo de simulao por bias point, foi possvel
obter simultaneamente valores de corrente de R1 e RL para cada circuito e
compara-los com os obtidos experimentalmente. Nas tabelas de 1 e 2 representam
os valores obtidos experimental e computacional respectivamente. Para todos os
casos R1 foi mantido como 1k e Vcc = 1,7 V.

Para o quarto caso, para obter se na sada do circuito uma corrente IL de 10 uA foi
usado Vcc = 2V, RL = 470 e R2 de 3,2 k . Foi obtido uma corrente de IL = 11,7
uA. Computacionalmente utilizando o mesmo circuito a corrente IL foi de 35.81uA.

Pode-se observar que o espelho comea a funcionar perfeitamente quando este se

encontra saturado, nas tabelas 1 e 2 tem-se que para valores de RL acima de 470
, ouve considervel diferena entre os valores de corrente IL e I1 por conta de
Qsaida no se encontrar com condio de polarizao no regime saturado. Houve
pequena diferena de correntes do simulado com o experimental por conta de dos
transistores serem diferentes. Nota se que configuraes 2 e 3 possuiram valores
mais baixos de corrente de sada , porem menos susceptveis as cargas, por conta
do aumento da impedncia de sada destas configuraes( gerando ocasionalmente
tambm perda na excurso de sada do sinal de Vout).

4
 Figura 8 - Circuito Espelho de Corrente

Tabela 1 Valores de Corrente I1 e IL para diversas resistncias obtidas

experimentalmente de espelhos de corrente.

Circuito RL () I1(mA) IL(mA)

1 8,4 K
1 4,7 K
1 470
1 100
2 8,4 K
2 4,7 K
2 470
2 100
3 8,4 K
3 4,7 K
3 470
3 100
1 0,19
1 0,35
1 0,71
1 0,72
1 0,2
1 0,32
1 1
1 1,07
1 0,19
1 0,35
1 0,89
1 0,89

Tabela 2 Valores de Corrente I1 e IL para diversas resistncias obtidas

computacionalmente de espelhos de corrente.

5
Circuito RL () I1(mA) IL(mA)
1 8,4 K 1,068 0,203
1 4,7 K 1,068 0,353
1 470 1,068 1,067
1 100 1,068 1,067
2 8,4 K 0,865 0,233
2 4,7 K 0,865 0,423
2 470 0,865 0,901
2 100 0,865 0,901
3 8,4 K 0,691 0,162
3 4,7 K 0,691 0,289
3 470 0,756 0,750
3 100 0,756 0,750

Etapa 2 Amplificadores Diferenciais

Para realizar uma anlise tanto computacional como experimental de

amplificadores Diferenciais foram utilizados os circuitos das figura 8 e 9. A figura 10
apresenta as formas de onda da tenso de Vc1 Vc2 para os trs tipos de
amplificadores simulados. Figuras 11,12 e 13 apresentam as formas de onda de Vc1
e Vc2 para os amplificadores diferenciais modo duplo, comum e simples obtido
experimentalmente.

Tanto experimental como computacionalmente o resultado fora o desejado,

para o modo comum percebeu-se pequena diferena entre as tenses de coletor
como mostrado na figura 12 e na diferena de tenso prxima de zero na figura 10.
Isso resulta por que os transistores utilizados so semelhantes quanto as suas
propriedades de construo. Para modo simples e duplo notou se uma diferena
desejada de 180 graus de defasagem por conta de V2 > V1 no caso duplo, tendo
uma diferena de tenso negativa.
6
Figura 9 - Circuito amplificador diferencial tipo duplo simples

Figura 10 - Circuito amplificador diferencial tipo modo comum

7
Figura 11 - Ondas VC1 - VC2 para amplificadores diferenciais simulados

Figura 12 - Ondas VC1 e VC2 para amplificador diferencial modo duplo

8
 Figura 13 - Ondas VC1 e VC2 para amplificador diferencial modo comum

Figura 14 - Ondas de VC1 e VC2 para amplificador diferencial modo simples

9
V - CONCLUSES

Foi possvel evidenciar tanto em modelos prticos como computacionais as

anlises feitas em sala de aula para amplificadores de espelhos de corrente e
amplificadores diferenciais. Na etapa 1 foram encontradas poucas discrepncias
quanto aos valores de ganhos mostrando que todos elementos e ajustes escolhidos
experimentalmente foram satisfatrios para a modelagem do circuito. Valores foram
diferentes para IL por conta do modelo de transistor ser diferente do simulado
( BC546 ).

Na etapa 2 houvera tambm poucas diferenas dos valores simulados e dos

obtidos experimentalmente. Os pares diferenciais funcionaram como deveria tendo
respostas prximas a modelos tericos.

10
VI - REFERNCIAS

[1] S. Sedra, Microeletrnica 5 Edio, So Paulo: Pearson, 2007.

[2] Malvino, Eletrnica 4 Edio, So Paulo: Pearson. 2007.

11