UNIVERSIDAD CATLICA DE SANTA MARA Pgina:1/11

FACULTAD DE CIENCIAS E INGENIERAS FSICAS Y FORMALES

ESCUELA PROFESIONAL Jefe de Prcticas:
INGENIERA MECNICA, MECNICA-ELCTRICA Y MECATRNICA Ing. Christiam Collado Oporto
Ing. Juan Carlos Cuadros
LABORATORIO DE CIRCUITOS ELECTRNICOS II
Cdigo: 4E06035
Tema: Puertas Lgicas Semestre: VI
Grupo: FECHA:
Apellidos y Nombres: Lab. N: 01 21/Ago/2017

OBJETIVOS
Analizar las caractersticas electrnicas de las compuertas lgicas TTL
Verificar la tabla de verdad de las funciones lgicas NOT y AND OR NAND NOR de dos variables de entrada y verificar el
funcionamiento de las puertas lgicas TTL que implementan estas funciones.
Adquirir destreza en el montaje de aplicaciones con puertas lgicas.

MARCO TERICO
FAMILIA TTL (LGICA DE TRANSISTOR - TRANSISTOR)
Esta fue la primera familia de xito comercial, se utiliz entre 1965 y 1985. Los circuitos TTL utilizan transistores bipolares y algunas resistencias
de polarizacin. La tensin nominal de alimentacin de los circuitos TTL son 5 V DC. o Niveles Lgicos TTL. En el estudio de los circuitos lgicos,
existen cuatro especificaciones lgicas diferentes: VIL, VIH, VOL y VOH. - En los circuitos TTL, VIL es la tensin de entrada vlida para el rango
0 a 0.8 V que representa un nivel lgico 0 (BAJO). El rango de tensin VIH representa la tensiones vlidas de un 1 lgico entre 2 y 5 V. El rango
de valores 0.8 a 2 V determina un funcionamiento no predecible, por lo tanto estos valores no son permitidos. El rango de tensiones de salida
VOL, VOH se muestra en la figura 1.

PUERTAS LGICAS DE LA FAMILIA TTL

INVERSOR TTL ESTNDAR

Figura 2 Circuito Inversor TTL estndar

La funcin lgica de un inversor o de cualquier tipo de puerta es siempre la misma, independientemente del tipo de tecnologa de circuitos que
se utilice. La Figura 2 muestra un circuito TTL estndar para un inversor.
 LABORATORIO DE CIRCUITOS ELECTRNICOS II Pgina: 2/11

LAB N 01 Lab. CE II
Tema: Puertas Lgicas
JP: Ings. CCO - JCC

En esta figura, Q1 es el transistor de acoplamiento de entrada y D1 es el diodo de fijacin del nivel de entrada. El transistor Q2 es el divisor de
fase y la combinacin de Q3 y Q4 forma el circuito de salida, a menudo denominado disposicin totem-pole.
Cuando la entrada es un nivel ALTO, la unin base-emisor de Q1 se polariza en inversa, y la unin base-colector se polariza en directa. Esta
condicin permite que la corriente atraviese R1 y la unin base-colector de Q1, llevando a Q2 a la saturacin. Como resultado, Q2 excita a Q3,
y su tensin de colector, que es la de salida, es prxima al potencial de tierra. Por tanto, se obtiene una salida a nivel BAJO para una entrada a
nivel ALTO. Tambin, en este mismo instante, el colector de Q2 est a un nivel de tensin suficientemente bajo como para mantener bloqueado
a Q4.
Cuando la entrada est a nivel BAJO, la unin base-emisor de Q1 se polariza en directa y la unin base-colector se polariza en inversa, por lo
que se genera una corriente a travs de R1 y de la unin base-emisor de Q1. Un nivel BAJO proporciona un camino a tierra para la corriente. En
la base de Q2 no hay corriente, por lo que no conduce. El colector de Q2 est a nivel ALTO, lo que pone en conduccin a Q4. El transistor Q4
saturado proporciona un camino de baja resistencia desde VCC hasta la salida; por tanto, un nivel BAJO en la entrada da lugar a un nivel ALTO
en la salida. Tambin, en este mismo instante, el emisor de Q2 est a potencial de tierra, manteniendo bloqueado a Q3.

CONFIGURACIONES DE SALIDA EN LAS COMPUERTAS TTL

Las compuertas TTL tienes tres tipos de configuraciones de salida:

Salida de Colector Abierto.

Salida de Poste Totmico.
Salida de Tres Estados.

COMPUERTA CON SALIDA DE COLECTOR ABIERTO (INVERSOR)

Figura 3 Circuito inversor con colector abierto

Los circuitos integrados TTL disponen de otro de tipo de salida, que es la salida en colector abierto. En la Figura 3 se presenta un inversor TTL
estndar con salida en colector abierto. Otros tipos de puertas tambin estn disponibles con este tipo de salidas.
Observe que la salida es el colector del transistor Q3, sin nada conectado; de ah el nombre de colector abierto. Para obtener los niveles lgicos
ALTO y BAJO a la salida del circuito se conecta una resistencia de pull-up a VCC desde el colector de Q3. Cuando Q3 no conduce, la salida se
lleva a VCC a travs de la resistencia externa. Cuando Q3 se satura, la salida se lleva a un potencial prximo a tierra a travs del transistor
saturado.

NIVELES DE VOLTAJE Y MARGEN DE RUIDO

Se denomina ruido a "cualquier perturbacin involuntaria que puede originar un cambio no deseado en la salida del circuito." El ruido puede
generarse externamente por la presencia de escobillas en motores o interruptores, por acoplo por conexiones o lneas de tensin cercanas o por
picos de la corriente de alimentacin. Los circuitos lgicos deben tener cierta inmunidad al ruido la cual es definida como "la capacidad para
tolerar fluctuaciones en la tensin no deseadas en sus entradas sin que cambie el estado de salida". Los fabricantes establecen un margen de
seguridad para no sobrepasar los valores crticos de tensin conocido como MARGEN DE RUIDO.
 LABORATORIO DE CIRCUITOS ELECTRNICOS II Pgina: 3/11

LAB N 01 Lab. CE II
Tema: Puertas Lgicas
JP: Ings. CCO - JCC

FUNCIONES LGICAS

Yes (Buffer)
La compuerta BUFFER es la ms bsica de todas, simplemente toma el valor que se le entrega y lo deja pasar tal cual.

T H

Tabla de verdad
A

A Salida
A Salida L
H
0 0
salida
1 1
L
0.00 2.50m 5.00m 7.50m 10.00m
Tiempo [s]

Not
La compuerta NOT es un tanto parecida al buffer salvo por que invierte el valor que se le entrega. Tambin tiene la utilidad de ajustar niveles
pero tomando en cuenta que invierte la seal.
T H

Tabla de verdad
A

A Salida
A Salida L
H
0 1
salida
1 0
L
0.00 2.50m 5.00m 7.50m 10.00m
Tiempo [s]
AND
La compuerta AND hace la funcin de multiplicacin lgica. Es decir toma los valores que le aplicamos a sus entradas y los multiplica.

T H
Tabla de verdad
A

A B Salida
L
A 0 0 0
H

Salida B

B 0 1 0 L
H
1 0 0 salida

1 1 1 L
0.00 2.50m 5.00m 7.50m 10.00m
Tiempo [s]
 LABORATORIO DE CIRCUITOS ELECTRNICOS II Pgina: 4/11

LAB N 01 Lab. CE II
Tema: Puertas Lgicas
JP: Ings. CCO - JCC

OR
La compuerta OR realiza la funcin de suma lgica.

T H
Tabla de verdad
A

A B Salida
L
A 0 0 0
H

B
Salida 0 1 1 L
B H
1 0 1 salida

1 1 1 L
0.00 2.50m 5.00m 7.50m 10.00m
Tiempo [s]

NAND
La compuerta NAND tambin hace la funcin de multiplicacin, pero entrega el valor negado.

T H
Tabla de verdad A

A B Salida L
A H
0 0 1
Salida B

B 0 1 1
L
H
1 0 1
salida

1 1 0
L
0.00 2.50m 5.00m 7.50m 10.00m
NOR Tiempo [s]
La compuerta NAND tambin hace la funcin de multiplicacin, pero entrega el valor negado.

T H

Tabla de verdad A

A B Salida L
A H
0 0 1
Salida B

B 0 1 0
L
H
1 0 0
salida
1 1 0
L
0.00 2.50m 5.00m 7.50m 10.00m
Tiempo [s]
Recordemos que existen dos estados lgicos el las sistemas digitales (ya que trabajan en modo binario)

0 LGICO 1 LGICO
Falso Verdadero
Desactivado Activado
Bajo Alto
No Si
Interruptor Abierto Interruptor Cerrado
 LABORATORIO DE CIRCUITOS ELECTRNICOS II Pgina: 5/11

LAB N 01 Lab. CE II
Tema: Puertas Lgicas
JP: Ings. CCO - JCC

EQUIPOS Y MATERIALES

Fuente de Alimentacin DC.

Multmetro
Punta de Prueba Lgica (opcional).
CI-TTL 74LS00, 7400, 7402, 74LS02, 7404, 74H04, 74LS04, 74LS07, 74H08, 74C08, 74LS08, 74LS32 (o equivalentes) (con sus
hojas de datos Datasheet) (Por lo menos traer dos unidades de cada tipo).
04 DIP Switch de 4 y 8 contactos.
2 Potenciometro 50K Ohm.
10 Resistencias de 220 Ohm.
10 Diodos LED de colores variados.
Protoboard
Cables de conexin.
Herramientas (alicate pico de loro, alicate de pinzas, destornillador estrella, destornillador plano)
 LABORATORIO DE CIRCUITOS ELECTRNICOS II Pgina: 6/11

LAB N 01 Lab. CE II
Tema: Puertas Lgicas
JP: Ings. CCO - JCC

PROCEDIMIENTO

1. Medicin de los niveles de voltaje. Implementar los siguientes circuitos.

Circuito 01 Circuito 02

Circuito 03 Circuito 04

1.1 Para cada circuito, utilizando el multmetro y midiendo tanto la entrada como la salida determinar los umbrales de entrada y
salida. Subir la tensin en la entrada desde 0V, y cuando cambie de estado la salida, anotar en la casilla (VIHmin o VILmax?)
medida. Ahora bajar la entrada desde 5V, cuando cambie de valor la salida, anotar en la casilla (VIHmin o VILmax?) medida.
Busca estos valores en el datasheet (hoja de datos del circuito integrado) del CI en el catalogo o en Internet, y rellena el resto
de la tabla. (deber generar 4 tablas, una para cada circuito)

Parmetro Medidas Datasheet

VILmax
VIHmin
VOLmax NO
VOHmin NO

1.2 Medicin de IIL, IIH, VOH, VOL, IOH y IOL. Arme el circuito la figura (Circuito 05).

Circuito 05
 LABORATORIO DE CIRCUITOS ELECTRNICOS II Pgina: 7/11

LAB N 01 Lab. CE II
Tema: Puertas Lgicas
JP: Ings. CCO - JCC

Conecte un circuito de una o dos entradas y mantenga el punto [C] en la parte superior y mida y anote en una tabla los valores
respectivos.
Cambie el punto [C] a la parte inferior y mida y anote en una tabla los valores respectivos.
Repita para todas las puertas lgicas.

2. Tiempo de propagacin:

2.1 Montar el siguiente circuito (Circuito 06):

Puerta Lgica tp (medido) tp(datasheet)

Circuito 06

Comparar con el osciloscopio las dos seales y calcular el tiempo de propagacin, buscar en el datasheet ese valor, llenar la tabla.

3. Implementar el siguiente circuito:

Circuito 07

3.1 Genere los niveles de entrada lgicos segn la tabla 1 (tabla de verdad) por medio de los DIP-Switch e ingrese en la tabla los
niveles de salida lgicos. (LED iluminado = <<1>>; LED apagado = <<0>>).

A B Q (Salida)
0 0
0 1
1 0
1 1

Tabla 1 Tabla de Verdad

3.2 A partir de la tabla 1 determine la funcin lgica del circuito. Asocie el cdigo del circuito integrado con la funcin que desempea.
Dibujar el circuito lgico que cumple con la funcin. (Completar la tabla 2)

Circuito 07

Funcin Ecuacin Cdigo del CI Smbolo Lgico Smbolo Normalizado

Tabla 2 Propiedades del Circuito 07

 LABORATORIO DE CIRCUITOS ELECTRNICOS II Pgina: 8/11

LAB N 01 Lab. CE II
Tema: Puertas Lgicas
JP: Ings. CCO - JCC

3.3 Dibuje el diagrama seal tiempo para la tabla de verdad del circuito 07.

0
t
1

0
t
1

0
t

Diagrama 1 Diagrama de tiempos del Circuito 07

4. Implementar el siguiente circuito:

Circuito 08

4.1 Genere los niveles de entrada lgicos segn la tabla 3 (tabla de verdad) por medio de los DIP-Switch e ingrese en la tabla los
niveles de salida lgicos. (LED iluminado = <<1>>; LED apagado = <<0>>).

A B Q (Salida)
0 0
0 1
1 0
1 1

Tabla 3 Tabla de Verdad

4.2 A partir de la tabla 3 determine la funcin lgica del circuito. Asocie el cdigo del circuito integrado con la funcin que desempea.
Dibujar el circuito lgico que cumple con la funcin. (Completar la tabla 4)

Circuito 08
Funcin Ecuacin Codigo del CI Smbolo Lgico Smbolo Normalizado

Tabla 4 Propiedades del Circuito 08

 LABORATORIO DE CIRCUITOS ELECTRNICOS II Pgina: 9/11

LAB N 01 Lab. CE II
Tema: Puertas Lgicas
JP: Ings. CCO - JCC

4.3 Dibuje el diagrama seal tiempo para la tabla de verdad del circuito 8.

0
t
1

0
t
1

0
t

Diagrama 2 Diagrama de tiempos del Circuito 08

5. Implementar el siguiente circuito:

Circuito 09

5.1 Genere los niveles de entrada lgicos segn la tabla 5 (tabla de verdad) por medio de los DIP-Switch e ingrese en la tabla los niveles
de salida lgicos. (LED iluminado = <<1>>; LED apagado = <<0>>).

A B Q (Salida)
0 0
0 1
1 0
1 1

Tabla 5 Tabla de Verdad

5.2 A partir de la tabla 5 determine la funcin lgica del circuito. Asocie el cdigo del circuito integrado con la funcin que desempea.
Dibujar el circuito lgico que cumple con la funcin. (Completar la tabla 6)

Circuito 09

Funcin Ecuacin Codigo del CI Smbolo Lgico Smbolo Normalizado

Tabla 6 Propiedades del Circuito 09

 LABORATORIO DE CIRCUITOS ELECTRNICOS II Pgina: 10/11

LAB N 01 Lab. CE II
Tema: Puertas Lgicas
JP: Ings. CCO - JCC

5.3 Dibuje el diagrama seal tiempo para la tabla de verdad del circuito 9.

0
t
1

0
t
1

0
t

Diagrama 3 Diagrama de tiempos del Circuito 09

6. Implementar el siguiente circuito:

Circuito 10

6.1 Genere los niveles de entrada lgicos segn la tabla 7 (tabla de verdad) por medio de los DIP-Switch e ingrese en la tabla los niveles
de salida lgicos. (LED iluminado = <<1>>; LED apagado = <<0>>).

A B Q (Salida)
0 0
0 1
1 0
1 1

Tabla 7 Tabla de Verdad

6.2 A partir de la tabla 7 determine la funcin lgica del circuito. Asocie el cdigo del circuito integrado con la funcin que desempea.
Dibujar el circuito lgico que cumple con la funcin. (Completar la tabla 8)

Circuito 10

Funcin Ecuacin Codigo del CI Smbolo Lgico Smbolo Normalizado

Tabla 8 Propiedades del Circuito 10

 LABORATORIO DE CIRCUITOS ELECTRNICOS II Pgina: 11/11

LAB N 01 Lab. CE II
Tema: Puertas Lgicas
JP: Ings. CCO - JCC

6.3 Dibuje el diagrama seal tiempo para la tabla de verdad del circuito 10.

0
t
1

0
t
1

0
t

Diagrama 4 Diagrama de tiempos del Circuito 10

CUESTIONARIO FINAL

1. Por qu no coinciden los valores medidos y los valores del datasheet?(Primer experimento)
2. Por qu no se han rellenado los VO medidos? (circuitos 01, 02, 03, 04)
3. Cules son las caractersticas que determinan la mxima condicin de operacin, mxima velocidad y menor consumo de una
familia de compuertas lgicas?
4. Dibuje los circuitos lgicos de los experimentos en forma normalizada.
5. Que otras funciones lgicas podemos encontrar implementadas en forma de puertas lgicas en C.I.

CONCLUSIONES, OBSERVACIONES Y RECOMENDACIONES

Emita al menos tres conclusiones en torno al trabajo realizado
1. ___________________________________________________________________________________________
___________________________________________________________________________________________
___________________________________________________________________________________________
2. ___________________________________________________________________________________________
___________________________________________________________________________________________
___________________________________________________________________________________________
3. ___________________________________________________________________________________________
___________________________________________________________________________________________
___________________________________________________________________________________________

BIBLIOGRAFA
Tocci Ronald: SISTEMAS DIGITALES PRINCIPIOS Y APLICACIONES. Prentice Hall 2002 Mxico
M. Morris Mano: DISEO DIGITAL. Pearson Educacin 2003 Mxico
Floyd Tomas L.: FUNDAMENTOS DE ELECTRNICA DIGITAL Edit. Mac Graw Hill Mxico 2005
Wakerly Jhon F. DISEO DIGITAL PRINCIPIOS Y PRACTICAS Marcombo 2005 Mxico