ORGANIZACIN DE

COMPUTADORAS

Interfazado

Interfazado del sistema mnimo Ing. Alejandro Arcos Pichardo Organizacin de Computadoras
 Interfaz

En la electrnica y las telecomunicaciones, la interfaz es un circuito fsico

que enva o recibe seales de un sistema hacia otro. El Universal Serial Bus
(USB) es una interfaz que permite, a travs de su puerto, conectar todo
tipo de perifricos a una computadora
http://definicion.de/interfaz/

Interfazado del sistema mnimo Ing. Alejandro Arcos Pichardo Organizacin de Computadoras
 BUS

El concepto de bus, por otra parte, se usa en el mbito de

la informtica para nombrar a los dispositivos que permiten lograr
la transferencia de informacin entre las diversas partes de
un ordenador o, incluso, entre diferentes ordenadores.
http://definicion.de/interfaz/
Interfazado del sistema mnimo Ing. Alejandro Arcos Pichardo Organizacin de Computadoras
 Bus

n A15 D7 m
Bus de Direcciones Bus de Datos
A0 MPU D0

RD WR

Bus de Control

El bus de direcciones especifica la direccin de un dispositivo

externo (memoria o puerto)
El bus de datos permite transferir informacin entre dispositivos
Por medio del bus de control el MPU (MicroProcessor Unit) enva
indicaciones a otros dispositivos (lectura, escritura, habilitacin).

Interfazado del sistema mnimo Ing. Alejandro Arcos Pichardo Organizacin de Computadoras
 Interfazado

A15 D7
Bus de Direcciones
Parte Alta
A0 MPU D0

WR RD

Seal de Seal de
Bus de Direcciones
escritura lectura
Parte Baja

Interfazado de dispositivos con un MPU:

El bus de direcciones se divide en parte baja y parte alta. Se utiliza

la parte alta del bus para seleccionar al dispositivo. Se utiliza la
parte baja del bus para seleccionar algn elemento dentro
dispositivo (memoria o puerto)
El bus de datos se interconecta directamente a otros dispositivos
El bus de control se interconecta directamente a otros dispositivos
Interfazado del sistema mnimo Ing. Alejandro Arcos Pichardo Organizacin de Computadoras
 Interfazar una memoria ROM

Bus de direcciones

A12-A15
Decodificador de A15
(4) D7
direcciones (16)
A0 MPU
D0

RD

Bus de datos
Lnea de control
A0-A11 de lectura

OE

A11 O0

(12) ROM (8)

A0 O7

Lnea selectora de chips

CS

Cul es la capacidad de la ROM?

Cuntos dispositivos puede seleccionar el decodificador?
Interfazado del sistema mnimo Ing. Alejandro Arcos Pichardo Organizacin de Computadoras
 Interfazar una memoria RAM

A15
D7

A0 MPU
D0
WR
RD

OE
R / W D0
A13
RAM D7
A0

Selector
de modulo (CS)

Cul es la capacidad de la RAM?

Cuntos dispositivos puede seleccionar el decodificador?
Adicione 4 memorias RAM de 16KB al MPU
Interfazado del sistema mnimo Ing. Alejandro Arcos Pichardo Organizacin de Computadoras
 Interfazar una memoria RAM

A15
D7

A0 MPU
D0
WR
RD

OE
R / W D0
A13
RAM D7
A0

Selector
de modulo (CS)

Cul es la capacidad de la RAM?

Cuntos dispositivos puede seleccionar el decodificador?
Adicione 4 memorias RAM de 16KB al MPU
Interfazado del sistema mnimo Ing. Alejandro Arcos Pichardo Organizacin de Computadoras
 Conectando una RAM
Bus de direcciones

A14-A15
A15
Decodificador de (2) D7
direcciones (16)
A0 MPU
D0
WR
RD

Bus de datos
Lneas de control
A0-A13 de lectura y escritura

OE
R / W D0
A13
(14) RAM (8)
A0 D7

Lnea selectora de chips Selector

de modulo (CS)

Interfazado del sistema mnimo Ing. Alejandro Arcos Pichardo Organizacin de Computadoras
 Interfazar
Adicione 4 Memorias RAM al MPU A15 D7

A0 MPU
D0
WR
RD

OE
D0
A13
RAM D7
A0
(CS)

OE
D0
A13
RAM D7
A0
(CS)

OE
RD D0
A13
RAM D7
A0
(CS)

OE
RD D0
A13
RAM D7
Cual es la capacidad total de memoria (RAM y ROM)? A0
Indique los rangos de direcciones de cada Chip (CS)

Interfazado del sistema mnimo Ing. Alejandro Arcos Pichardo Organizacin de Computadoras
 Ejercicio: Interfazar
Indique los rangos de
direcciones para cada
memoria
..
A15
D0
Decodificador A0 MPU
.
D7
de direcciones WR
RD INTR

OE
A12
ROM 8KByte O0
A0 .
O7
CS

OE
WR
A11 RAM 4KByte
D0
A0 .
D7
CS

OE
WR
A11 RAM 4KByte
D0
A0 .
D7
CS

Interfazado del sistema mnimo Ing. Alejandro Arcos Pichardo Organizacin de Computadoras
 Ejercicio: Interfazar
Indique los rangos de
direcciones para cada
memoria A15 (3)
..
A15
D0
Decodificador A13 (16) A0 MPU
.
D7
de direcciones WR
RD INTR

OE
(13)
A12
ROM 8KByte O0
000 0 0000 0000 0000 0000h
(13)
A0 .
000 1 1111 1111 1111 1FFFh 8 K loc. Mem. O7
CS

OE
001 0 0000 0000 0000 2000h R/W
001 0 1111 1111 1111 2FFFh 4 K loc. Mem. RAM 4KByte
A11
D0
001 1 0000 0000 0000 3000 4 K loc. Mem.
(12)
A0 .
001 1 1111 1111 1111 3FFFh D7
CS

OE
010 0 0000 0000 0000 4000h
010 0 1111 1111 1111 4FFFh
4 K loc. Mem. R/W
A11 RAM KByte
(12) D0
010 1 0000 0000 0000
010 1 1111 1111 1111
5000h
5FFFh
4 K loc. Mem.
A0 .
D7
CS

Interfazado del sistema mnimo Ing. Alejandro Arcos Pichardo Organizacin de Computadoras
 Ejercicio: Interfazar

A15 (3)
..
A15
D0
Decodificador
de direcciones
A13 (16)
A0 MPU
.
D7
WR
RD INTR

(13) OE
000 0 0000 0000 0000 0000h A12
8 K loc. Mem. (13) ROM O0
000 1 1111 1111 1111 1FFFh
A0 .
O7
CS

CS Mdulo RAM 8KByte

A12
OE
001 0 0000 0000 0000 0000h WR
001 1 1111 1111 1111 1FFFh 8 K loc. Mem.
A11 A11 RAM
(13)
D0
A0 A0 .
D7
CS

OE
WR
A11 RAM
Integrar un mdulo de D0
memoria RAM de A0 .
D7
8Kbytes CS
Indique los rangos de
direcciones para cada
memoria
Interfazado del sistema mnimo Ing. Alejandro Arcos Pichardo Organizacin de Computadoras
 Cul es la A15 D7
capacidad
de cada A0 MPU
D0
chip de WR
memoria? RD
Integrar un
Mdulo de
OE
memoria
D0
RAM de
A13
16Kbytes ROM D7
A0
Interfazar e
indicar los (CS)

rangos de OE
direcciones D0
de cada A13
Chip ROM D7
A0
(CS)

OE
WR D0
A12
RAM D7
A0
(CS)

OE
WR D0
A12
RAM D7
A0
(CS)

Interfazado del sistema mnimo Ing. Alejandro Arcos Pichardo Organizacin de Computadoras
 Ejercicio: Interfazar al MCU
12KB de memoria ROM y A15 D7
12KB de memoria RAM
A0 MPU
D0
WR
RD

Interfazado del sistema mnimo Ing. Alejandro Arcos Pichardo Organizacin de Computadoras
 Puerto de entrada/salida de 8 bits M8212

Interfazado del sistema mnimo Ing. Alejandro Arcos Pichardo Organizacin de Computadoras
 Interfazado de Teclado mediante un 8212

Dispositivo perifrico
(Teclado)

Lnea strobe
STB Adaptador de interfaz
Control del modo DI7 DI0 de entrada
ALTO = salida BAJO MD
BAJO = entrada
DO0
ALTO CLR
Registro de Buffers de .. (8)
datos salida
Lnea selectora de dispositivo DO7
DS2
Lnea de lectura de E/S INT
DS1 Puerto de E/S Intel 8212
Lnea de requerimiento
de interrupcin

RD

A15
.. D0
Decodificador MPU ..
de direcciones . D7
(8)
A0

INTR
Interfazado del sistema mnimo Ing. Alejandro Arcos Pichardo Organizacin de Computadoras
 Interfazado de Display mediante el 8212
A15
.. D0
..
Decodificador (16) MPU (8)
de direcciones
. D7
A0

WR

Lnea de control Puerto de E/S Intel 8212

de escritura
DS1
Lnea selectora de dispositivo
DS2

Registro de DI7 ..
ALTO = salida Control del modo datos
ALTO DI0
BAJO = entrada MD
Buffers de
salida
ALTO CLR DO7 . . . . . DO0

Dispositivo perifrico
Display

Interfazado del sistema mnimo Ing. Alejandro Arcos Pichardo Organizacin de Computadoras
 Sistema microcomputador TECLADO
Bus de
(8)
completo (sistema mnimo) Strobe
STB DI7 ... DI0
datos
D0
Control del .
modo MD Puerto de E/S D7
BAJO
DS2 Intel 8212
Lnea de control INT
de lectura DS1
Lnea de requerimiento de interrupciones
A15 (4)
Decodificador
de direcciones ..
A15
D0
A12 (16)
A0 MPU
. (8)
D7
WR
RD INTR
Bus de
direcciones (12) OE

(12) ..
A11
ROM de 4k O0
A0 .
O7
MS

OE
R/W
RAM de 4k
(12)
..
A11
D0
A0 .
D7
MS
Lnea de control de escritura
DS1
DS2 Puerto de E/S DI0

Control del Intel 8212 .

DI7
modo
ALTO MD DI7 ... DI0
(8)

Display de 7 segmentos
Interfazado del sistema mnimo Ing. Alejandro Arcos Pichardo Organizacin de Computadoras
 Ejercicios: Al siguiente microprocesador genrico interfazar lo que se
indica en cada caso, e indicar las direcciones de memoria y/o puertos:

A15
.. D0
.
A0 D7
MPU
WR
INTR
RD

a) 64KB de memoria ROM

b) 32KB de memoria ROM y 32KB de RAM
c) 20KB de Memoria ROM, 4KB de RAM (integrar en mdulo 4K
ROM y 4K RAM) , un puerto(8212) para teclado, y un puerto
(8212) para display
d) Propn un esquema para interfazar 16KB ROM, 16K RAM, 2
puertos (8212) para interconexin de perifricos de lectura, y 2
puertos (8212) para interconexin de perifricos de escritura

Interfazado del sistema mnimo Ing. Alejandro Arcos Pichardo Organizacin de Computadoras
 A15
.. D0
.
A0 D7
MPU
WR
INTR
RD

Interfazado del sistema mnimo Ing. Alejandro Arcos Pichardo Organizacin de Computadoras