Introduccin

Las aplicaciones de sistemas de modulacin requieren mantener un enlace de comunicacin

peridica y continuada entre un emisor y un receptor, el cual, de ser posible, debe recibir la
seal de la forma ms fiable y limpia, ayudando as a mantener la integridad de los datos
enviados, sin embargo, es imposible un sistema aislado de comunicacin donde no exista
perturbaciones o distorsiones en la informacin que se enva y recepta.

Algoritmos sobre FPGA

El mdulo emisor se encarga de codificar las secuencias de datos generadas e introducidas en

forma serie a un Modulador QPSK para despus emitir la seal por algn medio. El mdulo
receptor es el encargado de captar una seal a travs de un transductor con su respectiva etapa
de potencia, para despus de haber sido recibida llevarla a un ADC que la convertir en formato
digital. Esta seal digitalizada ahora se introduce en un Demodulador QPSK el cual es el
encargado de decodificar la seal, y la respuesta de ste alimentar a un Correlador ECG
(Correlador Eficiente Golay) que es el que se encarga de buscar en los datos recibidos las
componentes I y Q de las secuencias A y B, respectivamente. Despus se introduce en un mdulo
llamado Detector de Picos las correlaciones sumadas, que tiene la finalidad de que cuando el
sistema detecte las secuencias enviadas, generar un pulso.

Fig 1. Diagrama de bloques de un mdulo Emisor

Fig 2. Diagrama de bloques de un mdulo receptor

Las secuencias que son introducidas en una memoria interna de la FPGA son pares de secuencias
Golay de longitud N, con valores {+1, -1}, que se forma off-line de acuerdo con el esquema de la
figura 2, siendo A[n], B[n] el par de secuencias Golay y W = [W0, W1, , Ws-1] la semilla de
generacin con N=2s-1. Si CAA[n] y CBB[n] son las auto-correlaciones de ambas secuencias, se
cumplir:
 2, =0
[] + [] {
0. =0

Fig 3. Esquema de Generador de Secuencias Golay

La generacin del par de secuancias Golay debe realizarse para un valor de N determinado, lo
que condicionar la capacidad de discriminacin del algoritmo de correlacin.

Para combinar ambas componentes del par Golay se procede a una modulacin QPSK digital.
Este modulador permite tambin adaptar la seal a transmitir al ancho de banda disponible del
Emisor.

Vindolo desde su implementacin en VHDL, el mdulo emisor puede verse como un bloque en
que el par Golay (A[n], B[n]) de longitud N, y el smbolo de modulacin S[n], estn almacenados
en la memoria interna de la FPGA. Al activase la seal ENABLE se dispara el proceso y a la salida
aparece la seal modulada.

Fig 4. Bloque emisor

Modulo Receptor

El mdulo receptor se adaptar, en la compilacin, a los parmetros que se han definido

anteriomente. El DEMODULADOR QPSK se realiza a modo asncrono mediante una correlacin
con el smbolo S[n] empleado anteriormente en la modulacin, obtenindose las componentes
de salida en fase (I) y en cuadratura (Q), del siguiente modo, siendo r[n] la seal recibida tras el
conversor A/D:
1

[] = [] = [ + ] []
=0
1

[] = [] = [ + ] [ ]
4
=0
 Fig 5. Demodulador QPSK

Cabe mencionar que la componente en I se puede obtener a partir de la Q sin ms que

retardar convenientemente la primera, tal y como se muestra en la figura 5.

El proceso contina con la correlacin de la componente I[n], diezmada de acuerdo con la

duracin del smbolo de modulacin, con la secuencia originaria A[n].

Ambas correlaciones se realizan de acuerdo con el esquema del doble correlador eficiente
Golay:

Fig 6. Esquema del doble correlador eficiente Golay (EGG)

Conclusiones:

- Cabe destacar en el generador de Secuencias de Golay, el cual nos permite generar

una secuencia basada en la dimensin de una seal a enviar.
- El sistema se atribuye a ser general, empleando la modulacin y demodulacin QPSK
digital.
- Las FPGA nos darn la facilidad de acceder a una modulacin sin necesidad de
implementar circuitos complejos externos.
- La implementacin de Algoritmos se debe basar en los mtodos de Golay.

Bibliografa:

1. Popovic B. M. (1999). Efficient Golay Correlator. IEE Electronics letters, Vol. 35 No. 17.
2. Ochoa A., Hernndez A., Urea J. Sistema genrico especificado en VHDL para
codificacin y procesamiento de seales. Departamento de Electrnica de la
Universidad de Alcal.