UNIVERSIDAD DISTRITAL

FRANCISCO JOSE DE CALDAS

METODO DE REGISTROS DE ESTADO

FRANCISCO LPEZ 20151005059

BOGOT D.C
8 DE SEPTIEMBRE DEL 2017
MAQUINA DE ESTADOS A IMPLEMENTAR

Se implementara una maquina de estados con salida tanto tipo moore como mealy con la finalidad de
comparar la efinciencia en cuanto a recursos hardware de esta implementacion.

Fig 1: Diagrama de estados a implementar

IMPLEMENTACIN REGISTRO REDUCIDO

En la descripicion hardware se establece el circuito combinacional tanto para la salida Y como para Z,
posteriormente se definen las entradas de cada flip flop . Generando asi los 2 circuitos
combinacionales. Finalmente se crea un proceso en donde el reset , reinicia los estados o por el
contrario cuando se presenta un evento de reloj , flanco de subida permite la asignacion a Q.
La implementacion de este circuito por este metodo arroja el siguiente esquematico en la herramienta
VHDL.

La herramienta de sintesis genero dos bloques de circuitos combinacionales y un bloque de

secuencial como era de esperarse , segun como se desarrollo en clase.

Finalmente se obtienen los datos correspondientes al tiempo de retardo y el numero de slices

utilizados en esta implementacion.

Number of Slices: 2 out of 960 0%

Delay: 5.764ns (Levels of Logic = 3)

IMPLEMENTACION METODO REGISTROS DE ESTADO

En la descripicion hardware se establece la salida Z dependiendo del estado de estado actual , dando
origen a un cirucito secuencial tipo moore. Tambien se asigna el valor de la salida Y , pero esta tambien
depende de la entrada X , dando asi origen a un circuito secuencial tipo mealy.
Finalmente se obtienen los datos correspondientes al tiempo de retardo y el numero de slices
utilizados en esta implementacion:

Number of Slices: 2 out of 768 0%

Delay: 8.919ns

CONCLUCIONES

De acuerdo a los resultados anteriores se puede ver que aunque los recursos hardware son iguales
( 2 slices ) el tiempo de retardo es menor cuando se implementa el metodo de registro reducido, este
es alrededor de un 36 % mas rapido.