Professional Documents
Culture Documents
I. OBJETIVOS
Conocer las caractersticas y funcionamiento de las compuertas Exclusivas.
Conocer las principales caractersticas de un circuito lgico combinacional.
Escribir la expresin booleana de salida de cualquier circuito lgico combinacional y desarrollar la tabla de verdad a partir de la misma.
Disear circuitos lgicos combinacionales e implementarlos mediante CIs (puertas lgicas) que proporcionan los fabricantes haciendo
uso de la descripcin, tabla de verdad y cronogramas facilitados.
Adquirir destreza en el montaje de aplicaciones con circuitos combinacionales.
Yes (Buffer)
La compuerta BUFFER es la ms bsica de todas, simplemente toma el valor que se le entrega y lo deja pasar tal cual.
T H
Tabla de verdad
A
A Salida
L
A Salida 0 0
H
salida
1 1
L
La compuerta NOT es un tanto parecida al buffer salvo por que invierte el valor que se le entrega. Tambin tiene la utilidad de ajustar niveles
pero tomando en cuenta que invierte la seal.
T H
Tabla de verdad
A
A Salida
L
A Salida 0 1
H
salida
1 0
L
0.00 2.50m 5.00m 7.50m 10.00m
Tiempo [s]
CIRCUITOS ELECTRNICOS II Pgina: 2/12
LAB N 02 Lab. CE II
Tema: Lgica Combinacional Anlisis y Diseo
JP: Ings. JCC - CCO
AND
La compuerta AND hace la funcin de multiplicacin lgica. Es decir toma los valores que le aplicamos a sus entradas y los multiplica.
T H
Tabla de verdad
A
A B Salida
L
A 0 0 0
H
Salida B
B 0 1 0 L
H
1 0 0 salida
1 1 1 L
0.00 2.50m 5.00m 7.50m 10.00m
Tiempo [s]
OR
La compuerta OR realiza la funcin de suma lgica.
T H
Tabla de verdad
A
A B Salida L
A 0 0 0
H
B
Salida 0 1 1 L
B H
1 0 1 salida
1 1 1 L
0.00 2.50m 5.00m 7.50m 10.00m
NAND Tiempo [s]
La compuerta NAND tambin hace la funcin de multiplicacin, pero entrega el valor negado.
T H
Tabla de verdad A
A
Salida A B Salida L
H
B 0 0 1 B
0 1 1 L
H
1 0 1
salida
1 1 0
L
0.00 2.50m 5.00m 7.50m 10.00m
Tiempo [s]
CIRCUITOS ELECTRNICOS II Pgina: 3/12
LAB N 02 Lab. CE II
Tema: Lgica Combinacional Anlisis y Diseo
JP: Ings. JCC - CCO
NOR
La compuerta NAND tambin hace la funcin de multiplicacin, pero entrega el valor negado.
T H
Tabla de verdad A
A B Salida L
A H
0 0 1
Salida B
B 0 1 0
L
H
1 0 0
salida
1 1 0
L
0.00 2.50m 5.00m 7.50m 10.00m
Tiempo [s]
XOR (OR Exclusiva)
La compuerta OR vista anteriormente realiza la operacin lgica correspondiente al O inclusivo, es decir, una o ambas de las entradas deben
estar en 1 para que la salida sea 1. Ejemplo de esta compuerta en lenguaje seria Maana ir de compras o al cine. Basta con que vaya de
compras o al cine para que la afirmacin sea verdadera. En caso de que realice ambas cosas, la afirmacin tambin es verdadera. Aqu es donde
la funcin XOR difiere de la OR: en una compuerta XOR la salida ser 0 siempre que las entradas sean distintas entre si. En el ejemplo anterior,
si se tratase de la operacin XOR, la salida seria 1 solamente si fuimos de compras o si fuimos al cine, pero 0 si no fuimos a ninguno de esos
lugares, o si fuimos a ambos.
T H
Tabla de verdad A
A B Salida L
H
A 0 0 0 B
Salida 0 1 1 L
B H
1 0 1
salida
1 0
L
0.00 2.50m 5.00m 7.50m 10.00m
Tiempo [s]
T H
Tabla de verdad A
A B Salida L
H
A 0 0 1 B
Salida
0 1 0
B L
H
1 0 0
Salida
1 1 1
L
0.00 2.50m 5.00m 7.50m 10.00m
Time (s)
CIRCUITOS ELECTRNICOS II Pgina: 4/12
LAB N 02 Lab. CE II
Tema: Lgica Combinacional Anlisis y Diseo
JP: Ings. JCC - CCO
Familias lgicas.
Existen varias familias lgicas en el mercado, cada una con unas determinadas caractersticas. As dependiendo de cada aplicacin habr que
seleccionar la que mejor se adapte a cada caso, ya sea en velocidad, requisitos de consumo o que sea inmune al ruido que exista en una fbrica.
Debido a los requisitos de la industria actual las dos familias lgicas que ms han proliferado son la CMOS y la TTL, sobre todo la TTL ya que
presenta una mayor combinacin de circuitos lgicos en sus integrados.
Familia lgica TTL
Es la familia lgica ms extendida del mercado y por ello es la que mayor combinacin de circuitos lgicos digitales presenta. Su
alimentacin es de +5V con una tolerancia de 5V, un fanout de 10 y buena inmunidad al ruido. Su nombre viene de Lgica Transistor
- Transistor (TTL), que es la tecnologa con la que est construida.
Dentro de esta familia existen diversas subfamilias que presentan distintas caractersticas en cuanto a velocidad y consumo, estas son:
TTL Standard: Se identifica como SN74xx. El consumo por puerta es de 10mW y funciona hasta frecuencias de 35MHz. El
retraso por puerta es de 10nS.
TTL de baja potencia: Se identifica como SN74Lxx. Se caracteriza por lo poco que consumen. El consumo por puerta es de
1mW y funciona hasta frecuencias de 3Mhz. El retraso por puerta es de 33nS.
TTL de alta velocidad: Se identifica como SN74Hxx. Se caracteriza por su velocidad. El consumo por puerta es de 22mW y
funciona hasta frecuencias de 50MHz. El retraso por puerta es de 6nS.
TTL Schottky: Se identifica como SN74Sxx. Es el ms rpido de la familia TTL. El consumo por puerta es de 19mW y
funciona hasta frecuencias de 125MHz. El retraso por puerta es de 3nS.
TTL Schottky de bajo consumo: Se identifica como SN74LS. Se caracteriza por su combinacin de bajo consumo y alta
velocidad, que de cmo resultado puertas con las siguientes caractersticas: el consumo por puerta es de 2mW,
funcionando hasta frecuencias de 35MHz, siendo el retraso por puerta de 10nS.
2V 3.5V
INDETERMINADO INDETERMINADO
0.8V 1.5V
0V 0V
TTL CMOS
CIRCUITOS ELECTRNICOS II Pgina: 5/12
LAB N 02 Lab. CE II
Tema: Lgica Combinacional Anlisis y Diseo
JP: Ings. JCC - CCO
Ejemplo de anlisis
C S
TH
A
L
H
B
L
H
C
L
H
D
L
H
S
L
0.00 1.00m 2.00m 3.00m 4.00m 5.00m
Time (s)
CIRCUITOS ELECTRNICOS II Pgina: 6/12
LAB N 02 Lab. CE II
Tema: Lgica Combinacional Anlisis y Diseo
JP: Ings. JCC - CCO
Ejemplo de diseo
Se desea controlar dos motores M1 y M2 por medio de tres interruptores A, B y C, de forma que se cumplan las
siguientes condiciones:
1. Si A est pulsado y los otros dos no, se activa M1.
2. Si C est pulsado y los otros dos no, se activa M2.
3. Si los tres interruptores estn pulsados se activan M1 y M2.
4. En las dems condiciones los dos motores estarn parados.
T H
A
L
H
B
L
H
C
L
H
M1
L
H
M2
L
0.00 1.00m 2.00m 3.00m 4.00m
Time (s)
LAB N 02 Lab. CE II
Tema: Lgica Combinacional Anlisis y Diseo
JP: Ings. JCC - CCO
V. PROCEDIMIENTO
1. Implementar el siguiente circuito.
Circuito 01
1.1 Escribir la expresin booleana de salida del circuito lgico combinacional Circuito 01.
Tabla de verdad
A B C D Salida
CIRCUITOS ELECTRNICOS II Pgina: 8/12
LAB N 02 Lab. CE II
Tema: Lgica Combinacional Anlisis y Diseo
JP: Ings. JCC - CCO
1.3 Simplificar si es posible el Circuito 01, escriba la expresin booleana simplificada y dibuje el diagrama del
circuito simplificado y su diagrama de tiempos.
CIRCUITOS ELECTRNICOS II Pgina: 9/12
LAB N 02 Lab. CE II
Tema: Lgica Combinacional Anlisis y Diseo
JP: Ings. JCC - CCO
B S
Circuito 02
2.1 Escribir la expresin booleana de salida del circuito lgico combinacional Circuito 02.
Tabla de verdad
A B C Salida
CIRCUITOS ELECTRNICOS II Pgina: 10/12
LAB N 02 Lab. CE II
Tema: Lgica Combinacional Anlisis y Diseo
JP: Ings. JCC - CCO
2.3 Simplificar si es posible el Circuito 02, escriba la expresin booleana simplificada y dibuje el diagrama del
circuito simplificado y su diagrama de tiempos.
CIRCUITOS ELECTRNICOS II Pgina: 11/12
LAB N 02 Lab. CE II
Tema: Lgica Combinacional Anlisis y Diseo
JP: Ings. JCC - CCO
3. Cuatro tanques de gran capacidad de una planta qumica contiene diferentes lquidos sometidos a
calentamientos. Se utilizan sensores de nivel para detectar si el nivel de los tanques A y B excede un nivel
predeterminado. Los sensores de temperatura de los tanques C y D detectan cuando la temperatura de estos
tanques desciende de un lmite prescrito. Suponga que las salidas A y B del sensor de nivel del lquido son BAJOS
cuando el nivel es satisfactorio y ALTOS cuando es demasiado alto. Asimismo, las salidas C y D del sensor de la
temperatura son BAJAS cuando la temperatura es satisfactoria y ALTAS cuando la temperatura es demasiado baja.
Disee, simule e implemente un circuito lgico que detecte cuando el nivel del tanque A o B es muy alto al mismo
tiempo que la temperatura ya sea en el tanque C o D es muy baja.
4. La figura 01 muestra un cruce de dos avenidas principales. Se colocan sensores de deteccin de vehculos a lo
largo de los carriles C y D (camino principal) y en los caminos A y B (camino secundario). Las salidas del sensor son
BAJAS (0) cuando no pasa ningn vehculo y ALTAS (1) cuando pasa algn vehculo. El semforo del cruce se
controlar de acuerdo con la siguiente lgica:
El semforo E-O estar en luz verde siempre que los carriles C y D estn ocupados.
El semforo E-O estar en luz verde siempre que sea C o D estn ocupados pero A y B no lo estn.
El semforo N-S estar en luz verde siempre que los carriles A y b estn ocupados pero C y D no lo estn.
El semforo N-S tambin estar en luz verde cuando A o B estn ocupados en tanto C y D no lo estn.
El semforo E-O estar en luz verde cuando no haya vehculos transitando.
Utilizando las salidas de los sensores A, B, C y D como entradas, disee un circuito lgico para controlar el
semforo. Debe haber dos salidas N-S y E-O, que pasen de ALTO cuando la luz correspondiente se pone de color
verde. Simplifique el circuito lo ms que se pueda. Simule e implemente.
Figura 01
CIRCUITOS ELECTRNICOS II Pgina: 12/12
LAB N 02 Lab. CE II
Tema: Lgica Combinacional Anlisis y Diseo
JP: Ings. JCC - CCO
1. ___________________________________________________________________________________________
___________________________________________________________________________________________
___________________________________________________________________________________________
2. ___________________________________________________________________________________________
___________________________________________________________________________________________
___________________________________________________________________________________________
3. ___________________________________________________________________________________________
___________________________________________________________________________________________
___________________________________________________________________________________________
____________________________________________________________________________________________
____________________________________________________________________________________________
____________________________________________________________________________________________
____________________________________________________________________________________________
BIBLIOGRAFA
Tocci Ronald: SISTEMAS DIGITALES PRINCIPIOS Y APLICACIONES. Prentice Hall 2002 Mxico
M. Morris Mano: DISEO DIGITAL. Pearson Educacin 2003 Mxico
Floyd Tomas L.: FUNDAMENTOS DE ELECTRNICA DIGITAL Edit. Mac Graw Hill Mxico 2005
Wakerly Jhon F. DISEO DIGITAL PRINCIPIOS Y PRACTICAS Marcombo 2005 Mxico