Transistor de efecto de campo

Ivonne Josefina Rico Rodrguez

Instituto Tecnolgico de Celaya

ricorodriguez.ivo@hotmail.com

Resumen- Este documento comienza presentando algunas

diferencias entre un transistor de efecto de campo (JFET) y un
BJT, para de ah partir hacia un mejor entendimiento del
transistor desconocido para nosotros. Adems abordamos sus
caractersticas y construccin, y al final tomaremos el tema de
la polarizacin.

Palabras clave- autopolarizacin, estrangulamiento variable

de entrada.

I. INTRODUCCIN
El transistor de efecto de campo comparte muchas
semejanzas con el transistor BJT, por sta razn, se usan para
diversas aplicaciones semejantes. A pesar de ello, no son
iguales ya que guardan diferencias, una de las principales es
que el transistor BJT es un dispositivo controlado por
corriente, en tanto que el transistor JFET es un dispositivo
Figura 2. Transistor de ejfecto de campo de unin (JEFT)
controlado por voltaje, en la Figura 1 podemos ver un
ejemplo de esto.
Sin potenciales aplicados, el JFET tiene dos uniones p-n
en condiciones sin polarizacin. Entonces se genera una
regin de empobrecimiento en cada unin, la cual es muy
parecida a la misma regin de un diodo en condiciones sin
polarizacin. Adems es necesario recordar que una regin
de empobrecimiento no contiene portadores libres, y por lo
tanto no conduce.
La corriente ID establecer los niveles de voltaje a travs
del canal, entonces la regin superior del material tipo p se
polarizar en inversa alrededor de 1.5 V, con la regin
inferior polarizada en inversa con slo 0.5 V tal como se
muestra en la Figura 3.

Figura 1. Amplificadores (a)controlado por corriente (b)controlado por

voltaje

Las ganancias de voltaje de ca tpicas para amplificadores

de BJT son mucho mayores que para los FET debido a que
la variacin de la corriente de entrada, en general, es mucho
mayor para los BJT que para los FET con el mismo cambio
del voltaje aplicado.

II. CONSTRUCCIN Y CARACTERSTICAS Figura 3. Potenciales de polarizacin en inversa

El JFET es un dispositivo de tres terminales con una
terminal capaz de controlar la corriente entre las otras dos.
Los FET son ms estables a la temperatura que los BJT, y
en general son ms pequeos, lo que los hace muy tiles en
chips de circuitos integrados.
La construccin bsica del JFET de se muestra en la
Figura 2.
Conforme el voltaje VDS aumente, la corriente tambin lo
har de acuerdo con la ley de Ohm. La pendiente constante
relativa de la grfica muestra que en la regin de valores
bajos de VDS, la resistencia en esencia es constante. A
medida que VDS se incrementa y se aproxima un nivel
conocido como Vp, las regiones de empobrecimiento se
ensanchan. Si VDS se incrementa a un nivel donde pareciera
que las dos regiones de empobrecimiento se tocarn, se
originar una condicin conocida como estrangulamiento.
ste comportamiento se muestra en la figura 4.

Figura 6. Configuracin de la polarizacin fija

Recordando que en cd los capacitores se comportan como

circuitos abiertos entonces:
Figura 4. ID contra VDS

El voltaje de la compuerta a la fuente, denotado VGS, es el

voltaje de control. Para el dispositivo de canal n el voltaje de
control se vuelve ms y ms negativo a partir de su nivel
VGS=0 V. Es decir, la compuerta se establecer a niveles de
potencial cada vez ms bajos al compararla con la fuente. Las
caractersticas de n cuando esto pasa, se muestra en la figura
5.
En la figura 7 se muestra de manera grfica el anlisis de cd.
Como la terminal negativa de la batera est conectada
directamente al potencial positivo de VGS y aplicando ley de
voltajes de Kirchhoff se obtiene:

Figura 7. Anlisis en cd

Sabiendo que VGS = -VGG, podemos determinar ID de manera

grfica como se muestra en la figura 8.

Figura 5. Caractersticas de n con IDSS=8mA y VP=-4V

III. POLARIZACIN

A. Polarizacin fija

Es la configuracin de polarizacin ms simple para el JFET

de canal n, la cual podemos ver en la figura 6. Es una de las
pocas configuraciones de FET de un modo directo tanto con
un mtodo matemtico como con un grfico.

Figura 8. Solucin grfica

La ecuaciones importantes para el anlisis matemtico son las
siguientes:
B. Autopolarizacin
Esta configuracin, la cual se muestra en la figura 9, elimina
la necesidad de dos fuentes de cd.
Figura 9. Configuracin de autopolarizacin
Tomando en cuenta lo mismo acerca de los capacitores que
mencionamos anteriormente, el resultado es el mostrado en la
figura 10.
Figura 10. Red para el anlisis en cd
De la figura anterior se tiene que
De igual manera, podemos visualizar todo esto por medio de
una grfica, tal como se muestra en la figura 11.
Figura 11. Representacin grfica de la lnea de autopolarizacin
Las ecuaciones importantes para este caso sern entonces las
siguientes
IV. CONCLUSIONES
La variable de control para un FET es el voltaje, en tanto que
la de salida es la corriente. La polarizacin ms directa es la
polarizacin fija. Al polarizarse en inversa, las regiones p en
un FET pnp pareciera que chocan provocando que haya un
efecto de estrangulamiento y es ah donde ocurre la corriente
mxima IDSS. El tamao de los FET permite que sean
ampliamente utilizados en chips.
REFERENCIAS
[1] R. Boylestad y L. Nashelsky, Electrnica: teora de circuitos y
dispositivos electrnicos, Dcima ed., Ed. Pearson, pp. 1-5, 2013.