RESUMEN

El experimento se basó en la construcción de 3 memorias SET-RESET, haciendo uso de

los IC 7400 7402 y 7404.Se usaron 2 switch para la representación del SET-RESET del
circuito.
Con la variación de estos, se pudo comprobar el comportamiento de la memoria SET-
RESET, conectando sus salidas a los leds.

OBJETIVOS
➢ Determinar el comportamiento de una memoria SET-RESET, usando los IC 7400
7402 y 7404.
➢ Identificar las tablas que genera cada circuito SET – RESET.
➢ Encontrar la diferencia entre el uso de compuertas lógicas NAND Y XOR en cada
diagrama de circuito.

FUNDAMENTO TEÓRICO
Los circuitos set-reset desempeñan un papel muy importante en la electrónica digital.
Ellos son usados para medir frecuencia, computar el tiempo, dividir trenes de pulsos por
una constante fija, generar señales en secuencia, memorización de registros, etc. Aunque
hay muchas clases de set-reset, todos ellos tienen por fin primordial almacenar un BIT
binario, representado por un estado eléctrico alto o bajo. El circuito secuencial más simple
es un Flip-Flop tipo SR.

SR FLIP – FLOP
Un SR flip-flop llamado algunas veces un "set-reset" flip-flop, es un circuito con
dos entradas y dos salidas. Las salidas son complementos entre sí, o sea que,
cuando la una esté en alto, la otra estará en bajo. Deriva su nombre del hecho de
poder quitar (reset) y poner (set) el estado alto en la salida Q. cuando se aplique
un pulso en cada una de las dos entradas: un pulso alto en la entrada S (set) quita,
"borra", el pulso alto puesto en anterioridad en Q. En la práctica la polaridad del
pulso de manejo dependerá del tipo de compuertas con las cuales se haya
implementado el SR flip-flop. De las tablas de verdad podemos deducir su
funcionamiento teniendo en cuenta que, cuando Q tiene lógica 1, el flip-flop se
considera "set" (puesto), y cuando Q tiene lógica 0 es porque el flop-flop está
"reset" (cleared, borrado). Las dos salidas Q y no-Q son simétricas (iguales) en lo
que a características eléctricas se refiere, por lo que, de acuerdo con las
circunstancias, se podrá tomar una u otra como tal.
 Figura N° 1: "Circuito de Set y Reset, usando compuertas NAND".

INSTRUMENTOS Y MATERIALES
Instrumentos
Fuente de tensión de CC (Precisión: +0.1v)

Voltímetro (Precisión: +0.5mV)

Materiales

Protoboard
IC 7400, 7402, 7404

Resistencia de 300Ω

LED
 PROCEDIMIENTO
En este experimento vamos a evaluar el comportamiento de memorias SET y RESET,
para ello nos valdremos de tres diagramas de circuitos con diferentes configuraciones,
pero con sus tablas de valores lógicos equivalentes.
➢ Diagrama de circuito I:
En este diagrama de circuito se construye una memoria SET – RESET, con base
en compuertas lógicas NORs, en la imagen siguiente se muestra el circuito a
realizar.

Figura N° 2: "Circuito de memoria Set – Reset, en base a compuertas NORs".

➢ Diagrama de circuito II:

En este diagrama de circuito se construye una memoria SET – RESET, con base
en compuertas lógicas NORs y con dos salidas de Q ( 𝑄 𝑦 𝑄̅ ), en la imagen
siguiente se muestra el circuito a realizar.

Figura N° 3: "Circuito de memoria Set – Reset, en base a compuertas NORs".

 ➢ Diagrama de circuito III:
En este diagrama de circuito se construye una memoria SET – RESET, con base
en compuertas lógicas NAND en la cual se agregó al inicio una compuerta NOT
para poder cambiar los valores en las salidas, en la imagen siguiente se muestra el
circuito a realizar.

Figura N° 3: "Circuito de memoria Set – Reset, en base a compuertas NAND".

DATOS EXPERIMETALES
Los datos obtenidos experimentalmente en cada circuito se muestran a continuación en
cada tabla:
➢ Tabla del diagrama de circuito I:
En la siguiente tabla se muestra los valores obtenidos experimentalmente en la
salida Q

Tabla N° 1: "Resultados obtenidos del

diagrama de circuito I"

S R Q
0 0 Qant.
0 1 0

1 0 1
1 1 N.D
➢ Tabla del diagrama de circuito II:

Tabla N° 2: "Resultados obtenidos del diagrama de circuito II"

S R Q Q-
0 0 Qant. N.D NO CAMBIA
0 1 0 1 SET

1 0 1 0 RESET
1 1 N.D Qant. NO PERMITIDO

➢ Tabla del diagrama de circuito III:

En esta parte se obtuvo dos tablas, la tabla N° 3.1 se aplica al circuito, pero sin
considerar las compuertas NOT, mientras que en la tabla N° 3.2 si se las consideró.
Tabla N° 3.1: "Resultados obtenidos Tabla N° 3.2: "Resultados obtenidos
del diagrama de circuito III" del diagrama de circuito III"

S R Q S R Q
0 0 Qant. 0 0 N.D
0 1 0 0 1 1

1 0 1 1 0 0
1 1 N.D 1 1 Qant.

ANÁLISIS DE RESULTADOS
➢ En el diagrama de circuito I, se obtuvo valores de SET – RESET, para la salida
Q, en ello se aprecia salidas de SET (cuando S = 0 y R = 1) y RESET (cuando S
= 1 y R = 0), también apreciamos que cuando S = 1 y R = 1 tiene una salida no
permitida, este caso no puede darse ya que entra en una incoherencia según las
leyes de la lógica.
➢ En el diagrama de circuito II, se obtuvo valores de SET – RESET, pero, a
diferencia del circuito I, este tiene dos salidas 𝑄 𝑦 𝑄̅, en ello se aprecia salidas Q
de SET (cuando S = 0 y R = 1) y RESET (cuando S = 1 y R = 0) y para -Q, es
todo lo contrario.
➢ En el diagrama de circuito II, se obtuvo valores de SET – RESET usando
compuertas lógicas del tipo NAND pero, a diferencia del circuito I, este tiene dos
salidas 𝑄 𝑦 𝑄̅ , este experimento se dividió en dos partes, la primera no se usó la
compuerta lógica NOT y se obtuvo los valores que se muestra en la tabla N° 3.1,
mientras que en la tabla N° 3.2 se obtuvieron valores usando compuertas lógicas
 NOT a las entradas de cada uno. Los resultados obtenidos en la tabla N° 3.2, es lo
opuesto a la obtenida en la tabla N° 3.1, este cambio se debe porque se usó
compuertas NOT en uno de los casos.

CONCLUSIONES
➢ A partir de los resultados obtenidos logramos entender el comportamiento de una
memoria SET-RESET.

➢ En la 3era memoria SET-RESET, al quitar el inversor (IC 7404) se puede observar

que el comportamiento en sus salidas conectado con el led, se invierten.

➢ Se puede obtener los mismos resultados usando diferentes compuertas lógicas,

pero las más usadas son las compuertas universales en especial la compuerta
NAND ya que el envío de información es más rápido y también es más fácil de
realizar el circuito.
 REFERENCIAS BIBLIOGRÁFICAS
➢ Thomas L. Floyd. FUNDAMENTOS DE SISTEMAS DIGITALES. 9° Edición.
Editorial PEARSON.
➢ Material proporcionado en clase.
➢ https://www.dc.uba.ar/materias/oc1/2014/c2/descargas/logica_digital_secuencial
es.pdf
ANEXOS