S4CLM D.

Etiemble
Notesdecours.

CMOS et portes logiques

1 TECHNOLOGIEETCIRCUITSCMOS
LatechnologieCMOSestdevenuedepuislesannes80latechnologiedominantepour
lescircuitsintgrs.Elleutilisedeuxtypesdetransistors:lestransistorsnMOSetles
transistors pMOS. La modlisation sous forme dinterrupteurs est prsente dans la
Figure1.

Figure 1: Modles interrupteurs des transistors MOS

2 REALISATIONDESPORTESLOGIQUES

2.1 LinverseurCMOSstatique
La logique CMOS utilise les deux types de transistors. La Figure 2 modlise le
fonctionnement de l'inverseur CMOS. Les deux tats logiques correspondent
respectivementltathaut(tensionlaplusleveVdd)etltatbas(tensionlaplus
basse,soitVss=0).Gnralement,ltathautcorrespondau1delalgbredeBooleet
ltat bas au 0. L'tat haut est obtenu en sortie lorsque l'interrupteur de type p est
fermetl'interrupteurdetypenestouvert.Ceciestobtenu,comptetenudumodede
fonctionnement des transistors n et p indiqu par la Figure 1, lorsque l'entre est
l'tat bas. L'tat bas est obtenu en sortie lorsque l'interrupteur n est ferm et
l'interrupteurpestouvert(entrel'tathaut).Lesdeuxtatshautetbasensortie
sontobtenusviauninterrupteurferm.Ilscorrespondentdoncexactementauxdeux
tensionsVddetVss=0Vfourniesparl'alimentation.Onconstategalementqu'unseul
interrupteurestfermlafois,cequisignifiequ'iln'yapasdecourantcirculantentre
les deux bornes de l'alimentation. Dans son principe, la logique CMOS statique ne
dissipe pas de puissance en statique, c'estdire lorsque les signaux dentre ne
varientpas.LaFigure3donneleschmalectriquedel'inverseurCMOS.

Page1sur3


Figure 2: Modle de l'inverseur CMOS

Figure 3 : Inverseur CMOS

2.2 PortesNandetNor
LeCMOSutiliselafoisdestransistorsnMOSetdestransistorspMOS.Lasortiebasse
est obtenue par connexion entre la sortie S et 0V via des chemins constitus
d'interrupteurs n. La sortie haute est obtenue par connexion entre S et Vdd via des
chemins constitus d'interrupteurs p. La partie haute est "duale" de la partie basse.
Elle est obtenue en remplaant les transistors n en srie par des transistors p en
parallle,etrciproquement.Plusgnralement,lesmisesensriedetransistorssont
remplacespardesmisesenparallle,etrciproquement.
LaFigure4donnelesschmaslectriquesdesoprateursNoretNanddeuxentres.
Lamiseensrieetenparallledetransistorspermetderaliserdesportescomplexes.
Ltatbasensortieestobtenuparunrseausrie/parallledetransistorsnMOSentre
lasortieetVss=0V.Ltathautensortieestobtenuparunrseaudualdetransistors
pMOSentrelasortieetVdd.

2.3 Portescomplexes
La technique de ralisation des fonctions Nor ou Nand peut tre utilise pour la
ralisationdefonctionspluscomplexes.Lasortieestbasses'ilexisteuncheminentre
lasortieetlapartiebassedel'alimentation,traversdesrseauxsrieouparalllede
transistorsnMOS.Ilsuffitdonc,pourlesconfigurationsdesentrestellesqueS=0,de
ralisertouslescheminsentreSet0V.
Soitl'exemple1:
S = E1 E2 E3 E4

Page2sur3
S4CLM D.Etiemble
Notesdecours.
S=0lorsquesimultanmentE1etE2d'unepartouE3etE4d'autrepartsont1.
La condition ET correspond des transistors en srie, la condition Ou des
transistorsensrie.
Ltat S=1 sobtient en construisant le rseau de transistors pMOS dual du
rseauNMOS
Soitl'exemple2:
S = (E1 E2 )( E3 E4 )
S=0lorsquesimultanmentE1ouE2d'unepartetE3ouE4d'autrepartsont
1.
Ltat S=1 sobtient en construisant le rseau de transistors pMOS dual du
rseauNMOS

Figure 4 : NOR et NAND en CMOS statique
LaFigure5donnelesschmaslectriquescorrespondantauxexemples1et2.

Figure 5 : Exemples de portes complexes CMOS
Page3sur3