Estructura Interna de un PLD

La estructura bsica de un PLD est formada por un arreglo de puertas AND y OR

interconectadas a travs de fusibles.

Matriz AND

La matriz AND est formada por una red de compuertas AND conectadas a travs de
conductores y fusibles en cada punto de interseccin. Cada punto de interseccin entre una fila
y una columna se denomina celda. La figura siguiente muestra un arreglo de compuertas no
programado.

Arreglo AND No Programado.

Matriz OR

La matriz OR est formada por una red de compuertas OR conectadas a travs de conductores
y fusibles en cada punto de interseccin. La figura siguiente muestra un arreglo de compuertas
no programado.

Arreglo OR No Programado
Cuando se requiere una conexin entre una fila y una columna, el fusible queda intacto y en
caso de no requerirse la conexin, el fusible se abre en el proceso de programacin. La figura
siguiente muestra un arreglo AND programado.

Arreglo AND Programado.

La matriz OR queda programada en forma similar la matriz OR. Los dispositivos lgicos
programables que se usan ms comnmente para la implementacin lgica son la PAL y la GAL.

Estructura de los Dispositivos Lgicos Programables Bsicos

Los PLD se clasifican de acuerdo con su estructura, la cual es bsicamente la ordenacin

funcional de los elementos internos que proporciona al dispositivo sus caractersticas de
operacin especficas.

Memoria programable de slo lectura PROM (PROM, Programable Read Only Memory)

La PROM est formada por un conjunto fijo (no programable) de puertas AND conectadas como
decodificador y una matriz programable OR. La PROM se utiliza como una memoria
direccionable y no como un dispositivo lgico.

Diagrama de bloques de una PROM (Programmable Read-Only Memory).

Arreglo Lgico Programable PLA (PLA, Programmable Logic Array)

El PLA es un PLD formado por una matriz AND programable y una matriz OR programable. La
PLA ha sido desarrollada para superar algunas de las limitaciones de las memorias PROM).

Diagrama de bloques de una PLA (Programmable Logic Array).

Lgica de Arreglos Programables (PAL, Programmable Array Logic)

La PAL es un PLD que se ha desarrollado para superar ciertas desventajas de la PLA, tales como
los largos retardos debidos a los fusibles adicionales que resultan de la utilizacin de dos
matrices programables y la mayor complejidad del circuito. La PAL bsica est formada por una
matriz AND programable y una matriz OR fija con la lgica de salida. Esta estructura permite
implementar cualquier suma de productos lgica con un nmero de variables definido, sabiendo
que cualquier funcin lgica puede expresarse como suma de productos. La PAL se implementa
con tecnologa bipolar (TTL o ECL).

Diagrama de bloques de una PAL (Programmable Logic Array)

Matriz Lgica Genrica (GAL, Generic Array Logic)

La GAL se forma con una matriz AND reprogramable y una matriz OR fija, con una salida lgica
programable. La figura siguiente muestra el diagrama de bloques de una GAL. Esta estructura
permite implementar cualquier expresin lgica suma de productos con un nmero de variables
limitado.

Diagrama de Bloques de una GAL (Generic Array Logic).

En la figura siguiente se ilustra la estructura bsica de una GAL con dos variables de entrada y
una de salida. La matriz reprogramable es esencialmente una red de conductores ordenados en
filas y columnas, con una celda CMOS elctricamente borrable (E2CMOS) en cada punto de
interseccin, en lugar de un fusible como en el caso de las PAL. Estos PLDs son borrables y
reprogramables.

Estructura Bsica de una GAL (Generic Array Logic)

En la figura de abajo se muestra un ejemplo de una sencilla matriz GAL programada para obtener
la suma de tres productos.