UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

FIEE

FACULTAD: INGENIERA ELECTRNICA Y ELECTRCA

CURSO: CIRCUITOS DIGITALES 1

PROFESOR: ING. OSCAR CASIMIRO PARIASCA

TEMA: INFORME FINAL 2 CARACTERISTICAS LOGICAS EN TTL.

CIRCUITOS
LOGICOS BASICOS: HABILITACION/INHABILITACION
ALUMNOS: GUERRERO CUEVA ANGEL JOEL
PALPA SANABRIA MILAGROS
MUOS GALINDO KEVIN

CICLO: IV SEMESTRE 2017-2

UNMSM 2017
Lima, cercado 08 de octubre del 2017
 UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
FIEE

INFORME FINAL N 2
1. Presentar los resultados obtenidos experimentalmente y sus comentarios, indicando para cada
caso: el tipo de compuerta lgica utilizada, el diagrama lgico y la asignacin de terminales,
mtodo de verificacin, etc.

En el primer diagrama logico observaremos una respuesta que esta compuesta por las tres
compuertas basicas:

. la compuerta AND (utilizamos dos)

. la compuerta OR (utilizamos solo uno y colocada en la salida)

. la compuerta NOT (utilizamos dos colocandolo antes de la entrada de un AND)

A continuacion presentamos el diagrama logico descrito con cada asignacion de sus terminales:

.
B B S1

A
B

.

La respuesta obtenida en el laboratorio del curso es la siguiente:

A B 1

Lima, cercado 08 de octubre del 2017

 UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
FIEE

0 0 0

0 1 1

1 0 1

1 1 0

Del diagrama anterior podemos notar con facilidad que:

1 = . + .

Esta salida 1 corresponde a la tabla de la compuerta XOR

Experimentalmente mi equipo de laboratorio arm el diagrama lgico con los siguientes circuitos
integrados:
-7408(circuito integrado que tiene capacidad de 4 compuertas AND)
-7432(circuito integrado que tiene capacidad de 4 compuertas OR)
-7404(circuito integrado que tiene capacidad de 6 compuertas NOT)
Estos C.I lo montamos en un protoboard y dndole una alimentacin Vdc para su correcto
funcionamiento.
Para comprobar la respuesta del diagrama lgico armado primero colocamos en las dos entradas del
circuito un led junto a un resistor(que reduce un cierto nivel de corriente y voltaje) para que no se
queme el led y junto a esto insertamos un pulsador para controlar la entrada en 1 o 0 lgico.
Despus en la salida del circuito colocamos un led junto a un resistor sin colocar el pulsador.
Finalmente el propsito de colocar los leds es para garantizar si la seal est pasando por ese terminal
y por lo que concluimos que si el led esta prendido(emitiendo luz) es porque est en 1 lgico y si
el led est apagado (no emitiendo luz) es porque est en 0 lgico.

Lima, cercado 08 de octubre del 2017

 UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
FIEE

Ahora similarmente comprobaremos las tablas de verdad a travs de esta tcnica de los leds en los
siguientes diagramas lgicos:

Podemos expresar a la funcin descrita en la tabla como una suma de productos

cannicos:

= (. ) + (. ) + (. )

ahora presentamos el siguiente diagrama logico de la funcion F:

A F

Donde observamos las compuertas utilizadas para obtener la respuesta de la tabla:

. la compuerta AND (utilizamos tres)

. la compuerta OR (utilizamos dos)

. la compuerta NOT (utilizamos dos)

Experimentalmente mi equipo de laboratorio arm el diagrama lgico con los siguientes circuitos
integrados:
-7408(circuito integrado que tiene capacidad de 4 compuertas AND)
-7432(circuito integrado que tiene capacidad de 4 compuertas OR)

Lima, cercado 08 de octubre del 2017

 UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
FIEE

-7404(circuito integrado que tiene capacidad de 6 compuertas NOT)

Experimentalmente para comprobar dicha tabla de verdad utilizamos la tecnica de los leds como lo
hicimos anteriormente.

Ahora podemos expresar a la funcin tambin como un producto de sumas cannicos:

= ( + ). ( + ). ( + )

Esto quiere decir que podemos representar la misma respuesta pero con una diferente
configuracion del diagrama logico que presentamos anteriormente.

La diferentes formas de armar un diagrama logico tiene dos ventajas destacables y es la de

ahorrarnos espacio en un circuito al disminuir el uso de compuertas y tambien ahorrarnos dinero ya
que estos dos factores son importantes en el diseo de circuitos actualmente por las grandes
empresas.

ahora presentamos el siguiente diagrama logico de la funcion F:

F
A

Donde observamos las compuertas utilizadas para obtener la respuesta de la tabla:

. la compuerta AND (utilizamos tres)

Lima, cercado 08 de octubre del 2017

 UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
FIEE

. la compuerta OR (utilizamos dos)

. la compuerta NOT (utilizamos dos)

Experimentalmente mi equipo de laboratorio arm el diagrama lgico con los siguientes circuitos
integrados:
-7408(circuito integrado que tiene capacidad de 4 compuertas AND)
-7432(circuito integrado que tiene capacidad de 4 compuertas OR)
-7404(circuito integrado que tiene capacidad de 6 compuertas NOT)
Ahora observamos otro diagrama lgico :

B
S1

C S2

Del circuito combinacional tenemos:

1 = . .
2 = . .

Lima, cercado 08 de octubre del 2017

 UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
FIEE

Obtenemos experimentalmente la siguiente tabla de verdad con la misma tcnica

empleada:

A B C 1 2
0 0 0 0 0
0 0 1 0 0
0 1 0 0 0
0 1 1 0 0
1 0 0 0 0
1 0 1 0 0
1 1 0 0 0
1 1 1 1 1

Para el circuito mostrado obtenemos la tabla de verdad para las salidas S1 y S2 en

funcin de A, B, y C:

B
S1

C
S2

Lima, cercado 08 de octubre del 2017

 UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
FIEE

Del circuito combinacional tenemos:

1 =
+ ) + =

( (. ) + =
. . = ( + ).

2 =
+ + = . .

Obtenemos la siguiente tabla de verdad con la tcnica de los leds:

A B C 1 2
0 0 0 0 1
0 0 1 0 0
0 1 0 1 0
0 1 1 0 0
1 0 0 1 0
1 0 1 0 0
1 1 0 1 0
1 1 1 0 0

Ahora al utilizar solo compuertas lgicas de dos entradas e inversores obtenemos el siguiente
circuito:

A
F
B

Lima, cercado 08 de octubre del 2017

 UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
FIEE

Se tendr la siguiente tabla de verdad para la funcin:

= . . + . +

A B C F
0 0 0 1
0 0 1 0
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1

Ahora observemos el comportamiento en la salida del siguiente circuito:

x
S
y

Lima, cercado 08 de octubre del 2017

 UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
FIEE

Utilizando el lgebra Booleana tenemos que:

= . + . =
= .
Tenemos su siguiente tabla de verdad:
x Y S C
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1

2. Compare las familias lgicas TTL y CMOS respecto a potencia y velocidad.

Qu voltajes de alimentacin deben aplicarse a un CI- TTL y a un CI- CMOS?

Consumo de Potencia entre el TTL y CMOS

La cantidad de potencia que consume una aplicacin (y el subsecuente calor
generado) es frecuentemente de gran importancia. Una de las mayores
diferencias entre las tres familias, el parmetro de potencia tambin puede
limitar las opciones de los diseadores.

TTL consume una cantidad moderada de potencia y es casi constante sobre

frecuencias de operacin de hasta 10MHz; por encima de 10MHz comienza a
crecer rpidamente. Aunque slo unos pocos miliWatts se consumen en cada
elemento, un sistema completo puede utilizar una cantidad sustancial de
potencia.

Por otra parte el consumo de potencia en un CMOS es altamente dependiente

de la frecuencia. En el modo estacionario (quiescent mode, frecuencia cero), casi
no se consume potencia, midindose en microWatts por elemento. Sin embargo,
el consumo crece casi linealmente con la frecuencia de modo tal que a la mxima

Lima, cercado 08 de octubre del 2017

 UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
FIEE

frecuencia de operacin puede ser de varios miliWatts por elemento. La

gran ventaja de reduccin de potencia de los CMOS, deriva del hecho de que,
en muchas aplicaciones, el porcentaje de elementos operando a altas frecuencias
en un instante dado es pequeo; consecuentemente, el promedio total de
potencia consumido por el sistema disminuye grandemente.

Velocidad entre el TTL y CMOS

La velocidad es tpicamente el primer parmetro considerado por un diseador
y cuando a los ingenieros de diseo se les pregunta que caractersticas de una
familia lgica a ellos les gustara mejorar, usualmente ellos desean ms
velocidad. Pero el aumento de la velocidad frecuentemente trae consigo muchos
potenciales problemas tales como: aumento del ruido generado, mayor consumo
de potencia, un crecido costo de sistemas y componentes, complicados
diagramas de placas, etc. Usualmente se requiere una evaluacin de los otros
parmetros de una familia antes de tomar una decisin final.

En el caso del TTL tiene retrasos de propagacin son de 10ns al tratar con 15 pF/400
de carga.
En el caso del CMOS tiene tiempos de subida y bajada controlados: Los flancos de subida
y de bajada son usualmente denominados como rampas en lugar de funciones de escaln,
y tardan entre 20% 40% ms que los retrasos de propagacin.

Alimentacin aplicada del TTL y CMOS

En el caso del TTL el rango de tensin est entre 0 y Vcc donde Vcc es usualmente 4.75V
5.25V. Un nivel bajo es representado por niveles de tensin entre 0V 0.8V, mientras que
un nivel alto se representa por niveles de tensin entre 2V Vcc.
En el caso del CMOS Los voltajes de alimentacin tienen un rango muy amplio, estos
valores van de 3 a 15 V para los 4000 y los 74C. De 2 a 6 V para los 74HC y 74HCT.

Lima, cercado 08 de octubre del 2017

 UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
FIEE

3. Cuantas compuertas estn presentes en los siguientes chips: 7400,

7427, 7402, 7486, 7420, 7410, 7421, 7451.

El circuito integrado 7400:

Como podemos ver el circuito integrado contiene 4 compuertas NAND de dos entradas
El circuito integrado 7427:

Como podemos ver en el circuito integrado contiene 3 compuertas NOR de tres entradas

El circuito integrado 7402:

Lima, cercado 08 de octubre del 2017

 UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
FIEE

Como podemos ver en el circuito integrado contiene 4 compuertas NOR de dos entradas

El circuito integrado 7486:

Como podemos ver en el circuito integrado contiene 4 compuertas XOR de dos entradas.

El circuito integrado 7420:

Lima, cercado 08 de octubre del 2017

 UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
FIEE

Como podemos ver en el circuito integrado contiene 2 compuertas de cuatro entradas

El circuito integrado 7410:

Como podemos ver en el circuito integrado contiene 3 compuertas de tres entradas

El circuito integrado 7421:

Lima, cercado 08 de octubre del 2017

 UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
FIEE

Como podemos ver en el circuito integrado contiene 2 compuertas de cuatro entradas

el circuito integrado 7421:

Como podemos ver en el circuito integrado contiene un conjunto de 3 compuertas una de ellas tiene
6 entradas y una salida y el otro conjunto de compuerta tiene 4 entradas y una salida.

Lima, cercado 08 de octubre del 2017

 UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
FIEE

4.Cual es el estado lgico de una entrada sin conexin en un chip de

la serie 74? - Por qu?

Una entrada TTL flotante (sin conectar) es equivalente a una entrada alta. Se recomienda no dejar
flotantes las entradas TTL cuando se trabaja en un ambiente elctricamente ruidoso. Las entradas
flotantes pueden captar suficiente tensin de ruido para producir cambios indeseables en los
estados de salida.

Debido a esto la entrada flotante en un TTL es de un 1 lgico.

5.Cual es la diferencia entre fan-in y fan-out

El fan-in se refiere a la cantidad de entradas que puede tener una compuerta de

determinada familia lgica y se encuentra estrechamente relacionada con la capacidad de
esta familia para absorber la corriente que otras compuertas de una etapa anterior le
suministren. En principio se podran disear compuertas con un gran nmero de entradas
pero esto implica el uso de ms transistores lo que provoca un aumento en el tiempo de
propagacin.

En cambio el Fan-out de una compuerta lgica es la cantidad de entradas que puede

controlar la compuerta sin exceder sus especificaciones de carga en el peor de los casos.
El Fan-out depende no solamente de las caractersticas de la salida, sino tambin de las
entradas que se estn controlando. El Fan out debe analizarse considerando los estados
de salida, ALTO o BAJO.

6. Presentar las caractersticas de los smbolos lgicos normalizados adoptados por la

Comisin Electrotcnica Internacional (CEI).

1) Puerta XOR

A B F=A

0 0 0

1 0 1

0 1 1

1 1 0

Lima, cercado 08 de octubre del 2017

 UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
FIEE

2) Puerta XNOR

A B F=A B

0 0 1

1 0 0

0 1 0

1 1 1
3) Puerta AND

A B F=A

0 0 0

1 0 0
0 1 0

1 1 1

4) Puerta NAND

A B
F=A .B
0 0 1

1 0 1

0 1 1

1 1 0

5) Puerta OR

A B F=A+B

0 0 0

1 0 1
0 1 1

1 1 1

Lima, cercado 08 de octubre del 2017

 UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
FIEE

6) Puerta NOR

A B
F=A +B
0 0 1

1 0 0

0 1 0

1 1 0

7) Puerta NOT

A
F=A

0 1

1 0

7. Para los circuitos mostrados, presentar la funcin lgica correspondiente y su tabla de

verdad.

1) Funcin lgica F = . + .

A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

F 0 0 0 1 1 1 1 1 0 0 0 1 0 0 0 1

Lima, cercado 08 de octubre del 2017

 UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
A 0 0 0 0 0 0 0 FIEE
0 1 1 1 1 1 1 1 1

B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

Y 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0

2) Funcin lgica F =
. + +
. = . + . = AB

A B F=A

0 0 0

1 0 1

0 1 1

1 1 0

10. En los dos grficos mostrados, determinar la tabla de verdad y/o el circuito lgico para
las funciones F, X e Y.

. (
+ ) ] . [
+ . ] B C D X
1) = [
= [ + ( + )]. [ + . ]
0 0 0 1
= [1 + ]. [ + . ]

= + . 0 0 1 0

0 1 0 1
+ . ]. [
= [ + ]
= [ + . ]. [. ]
0 1 1 0
= . . +
= 1 0 0 1

1 0 1 0

1 1 0 1

1 1 1 1

Lima, cercado 08 de octubre del 2017

 UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
FIEE

a b c F
2)
0 0 0 1

0 0 1 0

0 1 0 1

0 1 1 0

1 0 0 1

1 0 1 0

1 1 0 0

1 1 1 0

VI. CONCLUSIONES Y OBSERVACIONES

- Al probar cada circuito integrado, todas las puertas funcionaban bien, pero cuando se prob
la puerta lgica 7400, NAND, tuvimos un problema, la puerta lgica se haba averiado, y se
prob con otra puerta del mismo circuito integrado y con esa si funcionaba, de esta
experiencia se puede concluir que cada puerta lgica en los circuitos integrados es
independiente una de otra.
- Se pueden generar funciones ms complejas la unir diferentes circuitos integrados de
diferentes puertas.

Lima, cercado 08 de octubre del 2017