Sistemas Digitales y de Comunicaciones Ao 2003

Trabajo Prctico N4: Funciones de la Lgica Combinacional

Ejercicio N 1:
Realizar la tabla de verdad de un bloque sumador completo de un bit e implementar el circuito.
Simular el circuito obtenido en el programa SPICE.

Ejercicio N 2:
Sintetizar por medio de bloques sumadores completos, un sumador paralelo de 4 bits.
Obtener su tabla de verdad, y encontrar la suma y el acarreo de salida correspondientes a los
siguientes nmeros de 4 bits.
a) A4A3A2A1 = 1100
b) B4B3B2B1 = 1100

Ejercicio N 3:

Un multiplexor (MUX) es un dispositivo que permite dirigir la informacin digital procedente

de varias fuentes a una nica lnea, para ser transmitida a travs de dicha lnea a un destino
comn. El multiplexor bsico posee varias lneas de entrada de datos y una nica lnea de salida.
El smbolo lgico de un multiplexor de 4 entradas se muestra en la figura.

Un cdigo binario de dos bits en las entradas de seleccin de datos (S) va a permitir que los datos
de la entrada seleccionada pasen a la salida de datos. El resumen de funcionamiento se da en la
tabla siguiente.

E n tr a d a s d e S e le c c i n E n tr a d a S a lid a
d e d a to s S e le c c io n a d a d e d a to s
S1 S0
0 0 D0 Y D 0 S 1S 0
0 1 D1 Y D 1 S 1S 0
1 0 D2 Y D 2 S 1S 0
1 1 D3 Y D 3S 1S 0

Sistemas Digitales y de Comunicaciones 1

La expresin total para los datos de salida es:

Y D 0 S 1S 0 D1S 1S 0 D 2 S 1S 0 D 3 S 1S 0

Una aplicacin muy til de los multiplexores de datos consiste en la generacin de funciones
lgicas combinacionales en forma de suma de productos. Cuando se emplea de esta manera, este
dispositivo puede reemplazar y reducir considerablemente el nmero de compuertas lgicas
discretas.

a) Utilizar un multiplexor de 8 entradas de datos y 3 entradas de seleccin de datos para

implementar las siguientes expresiones.

a.1) Y S 2 S 1S 0 S 2 S 1S 0 S 2S 1S 0
a.2) Y S 2 S 1S 0 S 2 S 1S 0 S 2 S 1S 0

b) Implementar ambas funciones con compuertas discretas y verificar la utilidad del multiplexor.

El circuito integrado 74LS151 es un ejemplo de multiplexor integrado, con ocho entradas de

datos y tres lneas de entrada de seleccin de datos.

Ejercicio N 4:

La funcin bsica de un decodificador es detectar la presencia de una determinada combinacin

de bits (cdigo) en sus entradas y sealar la presencia de este cdigo mediante un cierto nivel de
salida.

Un ejemplo de aplicacin es el decodificador BCD a 7 segmentos. Este tipo de decodificador

acepta cdigo BCD en sus entradas y proporciona salidas capaces de excitar un display de 7
segmentos para indicar un dgito decimal.

En la figura se muestra un display comn formado por siete elementos o segmentos. Excitando
determinadas combinaciones de estos segmentos se pueden obtener cada uno de los diez dgitos
decimales.

Para generar un 1 se excitan los segmentos b y c como se muestra en la figura.

Cada segmento se utiliza para varios dgitos decimales, pero ninguno de ellos se emplea para
representar los diez dgitos, por lo tanto cada segmento tiene que activarse mediante su propio
circuito de decodificacin, que detecta la aparicin de cualquier nmero en el que haya que usar
ese segmento.

Los segmentos que se deben activar para cada uno de los dgitos se muestran en la tabla.

Sistemas Digitales y de Comunicaciones 2

 Dgito Segmentos activados
0 a, b, c, d, e, f
1 b, c
2 a, b, d, e, g
3 a, b, c, d, g
4 b, c, f, g
5 a, c, d, f, g
6 a, c, d, e, f, g
7 a, b, c
8 a, b, c, d, e, f, g
9 a, b, c, d, f, g

La lgica de decodificacin de segmentos requiere cuatro entradas en cdigo decimal binario

(BCD) y siete salidas, una para cada segmento del display, como se indica en el diagrama de
bloques de la figura.

La tabla de verdad de salida mltiple es:

Dgito Entradas Salidas de segmentos
Decimal D C B A a b c d e f g

0 0 0 0 0 1 1 1 1 1 1 0
1 0 0 0 1 0 1 1 0 0 0 0
2 0 0 1 0 1 1 0 1 1 0 1
3 0 0 1 1 1 1 1 1 0 0 1
4 0 1 0 0 0 1 1 0 0 1 1
5 0 1 0 1 1 0 1 1 0 1 1
6 0 1 1 0 1 0 1 1 1 1 1
7 0 1 1 1 1 1 1 0 0 0 0
8 1 0 0 0 1 1 1 1 1 1 1
9 1 0 0 1 1 1 1 1 0 1 1
10 1 0 1 0 X X X X X X X
11 1 0 1 1 X X X X X X X
12 1 1 0 0 X X X X X X X
13 1 1 0 1 X X X X X X X
14 1 1 1 0 X X X X X X X
15 1 1 1 1 X X X X X X X

Sistemas Digitales y de Comunicaciones 3

Como el cdigo BCD no incluye los valores binarios 1010, 1011, 1100, 1101, 1110 y 1111, estas
combinaciones no van nunca a aparecer en las entradas y pueden, por lo tanto, tratarse como
condiciones indiferentes (X), como se indica en la tabla de verdad.
A partir de la tabla de verdad se puede escribir para cada segmento una expresin suma de
productos. Por ejemplo la suma de productos estndar para el segmento a es:

a DC B A DC B A DC BA DC B A DCB A DCBA DC B A DC B A

La implementacin de la suma de productos estndar de la lgica del segmento a requiere un

circuito AND-OR formado por 8 compuertas AND de 4 entradas y 1 compuerta OR de 8
entradas. Puede obtenerse mediante el diagrama de Karnaugh una expresin suma de productos
mnima para el segmento a.

Los pasos a seguir son:

1) Los 1s de la tabla se pasan directamente al mapa de Karnaugh.

2) Se introducen en el mapa todas las condiciones indiferentes (X).
3) Se agrupan los 1s y las condiciones indiferentes para conseguir los grupos ms grandes
posibles.

El diagrama de Karnaugh para el segmento a es:

La expresin mnima a partir del diagrama de Karnaugh para la lgica del segmento a es:

a D B CA C A

Ejercitacin:

a) Determinar la lgica mnima para los segmentos b, c, d, e, f y g.

b) Dibujar un diagrama lgico para el decodificador de 7 segmentos, combinando todos los
circuitos lgicos de los segmentos individuales y eliminando las puertas y los inversores
duplicados.

El circuito integrado 74LS47 es un ejemplo de decodificador BCD a 7 segmentos.

Sistemas Digitales y de Comunicaciones 4