Un circuito se dice combinacional cuando su salida depende de las entradas en el instante considerado nomimpononads el valor que haya tomado anteriormente. En general es posible realizar una funcién Booleana Meccicnicnmmconmiiccionms de lias diferentes compuertas existentes. En cambio, un circuito secuencial no sdlo depende de las entradas en el instante considerado sino que ademas, de la evolucién anterior de éste. Para este caso se utilizan los Flip -Flop.Hay dos tipos de circuitos secuenciales y su clasificacién depende de las sefales de tiempo. Un circuito secuencial emplea elementos de almacenamiento denominados flip-flops que se permite que cambie sus valores binarios solamente Chmiisigiicsmcicciciosmmac tiempo. Un circuito secuencial es un sistema cuyas salidas dependen del orden en el cual sus variables de entrada cambian y puede afectarse en cualquier instante de tiempo. Los sistemas asincrdénicos del tipo compuerta son bdsicamente circuitos de combinaci6n con rutas de realimentacién.Debido a la realimentacién entre las compuertas logicas el sistema puede, algunas veces, volverse inestable. Los. problemas de __ inestabilidad encontrados en «sistemas asincrénicos imponen muchas dificultades y por esta razon, rara vez son utilizados en el diseho de sistemas de computadores digitales. ‘Coma asicrna de BITS (Cond de)Los sistemas de légica secuencial sincrénica utilizan compuertas logica M7 dispositivos de almacenamiento.con flip-flops. La sincronizacién se logra por un dispositivo de tiempo denominado generador de pulsos de reloj. Los pulsos de reloj de generador son distribvidos a través del sistema de tal manera que los flip-flops son afectados solamente con la llegada. del pulso de sincronizacidn. Los circuitos secuenciales sincrénicos de reloj no manifiestan problemas de inestabilidad.Un flip-flops es una celda binaria capaz de almacenar un. bit de informacidn. Tiene dos salidas, una para el valor normal y otra para el valor complementado del bit almacenado en él. Un flip- flops mantiene un estado binario hasta que sea modificado el estado que posean sus entradas afectando el estado binario a su salida. Los tipos mas comunes de flip-flops se discuten a continuacién.Flip-flop bdsico Un flip-flop asincrénico se construye a partir de dos compuertas NAND y dos compuertas NOR conectadas frente a frente. El circuito para la version NAND se muestra en la Figura. 1 8 (Sen ay Ly ree ,Ccdeamilmiiop tiene dos salidas, Q@ y QQ’, y dos entradas, set. y reset. Este tipo de flip-flop es denominado un flip-flop RS directamente acoplado, la R y la S son las primeras letras de los nombres de las dos entradas. La aplicacién de un 0 momentdneo a la entrada set hace que la salida Q se coloque en | y Q’ en 0. Las salidas del circuito no cambian cuando la entrada set regresa a 1. Un 0 momentdneamente aplicado a la entrada reset coloca la salida Q@=O0y Q’=1.El estado de flip-flop es siempre tomado del valor de su salida normal Q. Cuando Q = 1, decimos que el flip-flop almacena un 1 y esta en el estado set. Cuando Q = 0, decimos que el flip-flop almacena un Oy esta en el estado aclarado o borrado. Cada flip-flop tiene dos salidas, Q y Q', y dos entradas, set y reset. Este tipo de flip-flop es denominado un flip-flop RS directamente acoplado, la R y la S son las primeras letras de los nombres de las dos entradas.Este circuito manifiesta una condicién indeseable si ambas entradas se colocan en 0 simultaneamente. La investigacién del circuito mostrara que cuando ambas entradas son.0, las salidas Q y Q' se colocan en 1, una condicién que no tiene normalmente ningwn significado en la operacién de un flip-flop. Si ambas entradas regresan a 1, el estado del flipflop no es predecible; cualquier estado puede resultar, dependiendo de cudl entrada permanezca en el estado 0 por el mayor periodo de tiempo antes de la transicion a 1.Flip-flop RS Afiadiendo compuertas a las entradas del flip-flop bdsico se puede hacer que responda solamente durante la ocurrencia de un pulso de reloj: El flip-flop RS con reloj, se muestra en la Figura,Las salidas de compuerta 3 y 4 permanecen en 1 siempre y cuando el pulso de reloj (abreviado CP) esté en 0, independiente de los valores de las entradas R y S. Cuando el pulso de reloj va a 1, la informacién de las entradas S y R se permite que alcance las compuertas 1 y 2. El estado de set se elleteinyzel efeln S = 11, IR = 0) (Cle Para cambiar al estado aclarado, las entradas deben ser S$ =0,R=1, y CP=1.ConS=0yR=0, un CP de 1 no afecta el estado del flipflop. S y R no pueden ser 1 durante la ocurrencia. de un pulso de reloj debido a que el estado siguiente del flip-flop es indeterminado.El simbolo grafico o diagrama de bloques del flip- flop que se muestra en la Figura, tiene tres entradas: S, R, y CP. La entrada CP se marca con un pequeho tridngulo. El triangulo es un simbolo para un indicador dinamico y denota el hecho de que el circuito responde a una entrada de transicidn de 0 a leA las salidas del flip-flop se les da un nombre variable tal como Qo cualquier otra designacién con una letra conveniente. El pequefo tridngulo rectangulo es un simbolo grdfico para un indicador de polaridad. El designa la salida complementada del flip-flop la cual es en este caso Q’. La tabla caracteristica mostrada a continuacién, resume la operacidn del flip-flop RS en forma tabular. Q(t) es el estado binario del flip-flop en un instante efefele) cole) ailsinalere) [(ereinteratele) exelantc) eles CeLe fe) presente).Tabla de Verdad | | Q( t+1 ) | ‘COMENTARIO joo | Q(t) [No Cambias atsnnanans| a ae ee ee sae asec [ee |e Ported Las columnas S$ y R dan los valores binarios de las entradas. Q(t+1) es el estado del flip-flop después que ha ocurrido un pulso de reloj (conocido el estado siguiente). Si S=R=0, un pulso no produce cambio de estado, esto es Q(t+1)=Q/t). Si S=O y R=1, el flip-flop llega al estado 0 (el estado aclarado). Si S=1 y R=0 el flip-flop llega al estado | (el estado set). Un flip-flop RS no debe ser pulsado cuando S=R=1 puesto que produce un estado siguiente indeterminado.El flip-flop D El flip-flop D (dato) es una modificacién ligera del flip-flop RS. Un flip flop RS se convierte a un flip-flop D insertando un inversor entre S y R y asigndndole el simbolo D a la entrada S. La entrada D es muestreada durante la ocurrencia de un pulso de reloj y si este es 1, el flip-flop alcanza el estado | (debido a que S=1 y R=0). Si D es 0, el pulso cambia el estado del flip-flop a 0 (debido a que S=0 y R=1). El simbolo grdfico y la tabla caracteristica del flip-flop D se muestran en la siguiente figura‘Tabla de Verdad Note que no existe condicién de entrada que deje el estado del flip-flop sin cambiar. Aunque un flip-flop D tiene la ventaja de tener solamente una entrada (excluyendo CP), tiene la desventaja de que su tabla caracteristica no tiene una condicion de “no cambio” Q(t+1)=Qit).senile aval Un flip-flop JK es un refinamiento de un flip-flop RS en que la condicién indeterminada del tipo RS esta definida en el tipo YK. Las entradas J y K se comportan como un conjunto de entradas S y R para hacer el set y el aclaramiento del flip-flop respectivamente. Cuando las entradas J y K son ambas iguales a 1, un pulso de reloj conmuta las salidas del flip-flop a su estado complementario, (Clea CMeEl simbolo grafico y tabla caracteristica del flip-flop JK se muestran en la Figura. Note que la entrada J es equivalente a la condicién set mientras que la entrada K produce la condicién de aclaramiento. Acemasssncyesconciciones de no cambio y complementarias en este tipo de flip-flop. Tabla de VerdadEl simbolo grafico y tabla caracteristica del flip-flop JK se muestran en la Figura. Note que la entrada J es equivalente.a la condicién set mientras que la entrada K produce la condicién de aclaramiento. Acdemasssncyesconciciones de no cambio y complementarias en este tipo de flip-flop. Tabla de VerdadEl flip-flop T, mostrado en la Figura, se obtiene de un tipo JK cuando las entradas J y K se conectan juntas. El flip-flop T, por consiguiente, tiene solamente dos condiciones. Cuando T=0 (J=K=0) un pulso de reloj no cambia el estado de flip-flop. Cuando T=1 (J=K=1) un pulso de reloj complementa el estado del flip-flop.La siguiente Tabla es un Resumen, que lista las tablas de excitacién para los cuatro tipos de flip-flops. Cada una de las tablas consta de dos columnas, Q(t) y Q(t+1), y una columna para cada una de.las entradas para mostrar como se logra la transicion requerida. (c) Flip-flop D (d) Flip-Flop TTabla de Excitacién Las tablas caracteristicas de flip-flops especifican el estado cuando.las entradas y el estado presente se conocen. Durante-el proceso de diseho conocemos normalmente la transici6n requerida del estado presente al estado siguiente y deseamos encontrar las condiciones de entrada del flip flop que hardn la transicién requerida. Por esta razon necesitamos una tabla que liste las combinaciones de entrada requerida para un cambio dado de estado. Una tabla como esta se muestra en la tabla resumen y denomina tabla de excitacién del flip flop.