Dispositivos e Circuitos Eletronicos ‘Volume Il Theodore F. Bogart, Jr. University of Southern Mississippi Traducao: Romeu Abdo Professor de Eletrénica Revisiio Técnica: AntOnio Pertence Jénior Professor de EletrGnica, Engenbeiro Eletrinico e de Telecomunicagées (Oxxl1) 3849-8604 e (Oxxl) 3885-6622 «e-mail: makron@ books.com.br Rio de Janeiro # Ribeirdo Preto # Lisboa ® Bogotd + Buenos Aires « Guatemala Madri # México + Nova York « Panamd « San Juan * Santiago ‘Auckland « Hamburg ® Kuala Lumpur « London # Milan # Monieal « New Delhi « Pais « Singapore © Sydney # Tokyo TorontoDo original Electronic Devices and Circuits 3rd Edition Copyright © 1994 Prentice Hall, Inc. Copyright © 2001 MAKRON Books Lida. Todos os direitos para a lingua portuguesa reservados pela MAKHON B00Ks Ltda. Nenhuma parte desta publicagéo poderd ser reproduzida, guardada pelo sistema “retrieval” ou transmitida de qualquer modo ou por qualquer outro meio, sea este eletrénico, mecdnico, de fotocépia, de gravagao, ou outros, ‘sem prévia autorizagéo, por escrito, da Editora. EDITOR: MILTON MIRA DE ASSUMPGAO FILHO Gorente de Produggo Silas Camargo Produtora Editorial Eugenia Pessott Editoragao e fotoltes em alta resolugao: JAG Dados de Catalogagao na Publicagéo Bogart Jr., Theodore F. Disposttives e Circultos Eletrinicos volume I tradugéc Romeu Abdo; revisdo técnica Anténio Pertence Junior ‘So Paulo : Makron Books, 2001. Titulo Original: Electronic Devices end Circuits 3rd Edition, ISBN: 85.346,0971-3Dispositivos e Circuitos Eletrénicos Volume Il MAKRON Books €MAKRON Books Agradecimentos Varios colegas ajudaram a revisar o manuscrito. Agradego especialmente a Roger Hack, Indiana University ~ Purdue University Extension; Roger Sash, University of Nebraska, em Omaha; Earl Schoenwetter, California Poly- technic University — Pomona; e Behbood Zoghi, Texas A&M University, pela revisio minuciosa e pelas sugestées construtivas para a terceira edigao. Foi impossivel incorporar virias sugestdes convenientes feitas pelos revisores da segunda edigo. Con- tudo, varias delas foram incorporadas na terceira edic20. Desejo portanto agradecer novamente aos revisores que as forneceram: Erie Abbott, Napa Valle College; Luis Acevedo, DeVry Institute of Technology Woodbrigde, NJ; M.A. Baset, DeVry Institute of Technology — Lombard, IL; James Brown, Peavey Electronics Corp.; Wayne Brown, Dekalb Technical Institute; Nolan Coleman, Embry-Riddle Aeronautical University; Tom Dingman, Roch- ester Institute of Technology; Joe Ennesser, DeVry Institute of Technology ~ Lombard, IL; Leonardo Geis, DeVry Institute of Technology ~ Lombard, IL; Tom Grady, Western Washington University; Thurman Grass, Lima Tec 1 College; Mohammed Hague, Kansas City, Kansas Community College; David Krispinsky, Rochester Institute chnology; Joe O’Connell, DeVry Institute of Technology ~ Phoenix; Edward Peterson, Arizona State Univer- sity; Earl Schoenwetter, California State Polytechnic University ~ Pomona; Dr. Mel Turner, Oregon Institute of Technology; Mike Wilson, Kansas State University ~ Salina; e Paul Wojnowiak, Southem College of Technology. Agradeco ao professor Ed Roller, da Southern College Technology, pelas valiosas contribuigdes na teo- ria dos amplificadores de poténcia classe A e pela anilise dos circuitos de polarizagio por divisor de tensio. ‘Também registro meu agradecimento aos meus colegas da University of Southern Mississipi que ado- taram este livro em seus cursos ¢ forneceram vérias respostas baseadas em experiéncias na sala de aula4S MAKRON Books Sumario Preficio ee eee Perrerereey . XID Capitulo 12 Cireuitos Amplificador Diferencial e Amplificador Operacional Integrados ee 1 ED Introdugio 1 Tense Diereninis 1 HED Amplificador Diferencial Ideal . 2 Ampliiador ison om FET 0 123. Parimetros em Modo Comm 3 124 Amplifiadores Dierncais Patios i“ Método de Polaizagto nos Clits Inograos 16 CargasAtivas nos CiruitosItegrados 2 AZT Introdugdo aos Amplificadores Operacionais Py 126 Anilise do Cteuto de um Ampliicador Opraconal a brerscor 2» Capitulo 13 Teoria do Amplificador Operacional “<7. 33 SAD Amplificador Operacional Ideal . 33, ease rae M Amplicador Nio-Inversor ” 132 Teoria da Reslimenagio. “0 Realimentago no Amplifcador Nao nversor “0 Realimenagho no Amplificadr Invesor “4 133 Reaposa de Freghéncia 6 sabildade.c-sssssssee 0 6 Proto Gankolarpura de Fata. 50 ‘Amplificadores Compensados pelo Usuésio 3 134 Taxa de Tnctnagio (Slew Rate) 3 CISD Tenses e Correntes de Compensagio ou Offset ... 62 Corrente de Compensagio ou Ost da Enrada “8 vitVIII Dispositivos e Cireuitos EletrOnicos Volume It Tensio de Compensagiio de Entrada Tensio de Compensacdo de Safda Total — 13.46 Especificagdes dos Amplificadores Operacionais .. Exereicios Capitulo 14 Aplicagées dos Amplificadores Operacionais. A LIAL Adigao © Subtragdo de Tensiio ¢ Fatores Multiplicativos Subtragio de Tensio, . con «AED Fontes de Tensio ¢ de Corrente Controladas Fontes de Tensio Controladas por Tensfio . Fontes de Corrente Controladas por Tensiio Fontes de Tensio Controladas por Corrente Fontes de Corrente Controladas por Corrente .. AED Integracdo, Diferenciagao ¢ Forma Je Onda Integradores Praticos, Diferenciagao Eletrdnica Diferenciadores Priticos. Formagio de Onda F “144 Amplificadores para Instrumentagao, 145 Osciladores. Critério de Barkhausen. Oscilador de Deslocamento de Fase RC Oscilador com Ponte de Wien, Oseilador de Colpitts . Oscilador de Hartley 14.6 _Filtros Ativos , Conceitos Bésicos de Filtro Projeto de Filtros Ativos 14.7 Comparadores de Tensio Histerese ¢ Citcuitos Disparadores Se Schmitt Schmit Triggers) Multivibrador Astével. poctoogactH 148 Circuitos Ceifadores, Grampeadores ¢ Retificadores Circuitos Ceifadores Circuitos Retificadores de Precisio Circuitos Grampeadores Exerefeios. Capitulo 1S Amplificadores de Poténcia 151 Definigdes, Aplicagdes e Tipos dos Amplificadores de Poténcia . Operagao em Grande Sinal 15.2. Dissipagio de Poténcia nos Transis‘ores 15.3 Transferéncia de Calor nos Disposicivos Semicondutores . Condugio, Irradiagio e Convecsio. 68 68 70 81 89 89 92 99 99 99 104 104 106 106 110 14 116 122 126 132 132 135 138 141 144 144 144 149 159 161 16 167 167 174 175 7 193 193 194 194 197 197Volume If Sumério Capitulo 16 154 155 15.6 187 15.8 189 15.10 15.1 Resisténcia Térmica Degradae4o (Diminuiga0) . Dissipagio de Poténcia nos Circuitos Integrados ... Classes ¢ Rendimentos dos Amplificadores Amplificadores Classe A Rendimento Arnplificadores Classe A Acoplados por Transformador. Amplificadores Classe B Princfpios do Amplificador Push-Pull Amplificadores Push-Pull com Transformadores de Saida © Rendimento do Classe B Acionadores Push-Pull .. oo Distorgio Harménica e Realimentagio Distorgao Harmonica cevteeteeesees Redugito da Distorgao Usando Realimentacao Negativa . Distoreao nos Amplificadores Push-Pull . Cancelamento dos Harménicos Pares. Distoreo no Cruzamento (Crossover)... Operagio Classe AB Amplificadores Push-Pull sem Transformador Amplificadores Push-Pull Complementares. Amplificadores Push-Pull Quase-Complementares. Amplificadores de Poténcia em Circuito Integrado Amplificadores Classe C. Modulagao de Amplitude. Amplificador com MOSFET e Amplificador de Poténcia Classe D Amplificadores com MOSFE’ Amplificadores Classe D.. Exercicios ... Fontes de Alimentagio e Reguladores de Tensio . 16.1 16.2 16.3 164 165 Introdugao Retificadores Retificadores de Meia-Onda Retificadores de Onda Completa com Tomada Central Retificadores de Onda Completa em Ponte. Filtros Capacitivos Porcentagem de Ondulagio (Ripple) Corrente de Surto Repetitiva Filtros RC e LC. Filtros RC Filtro em x Indutivo. ‘Multiplicadores de Tensio. Dobrador de Tensfio de Meia-Onda «x 198 201 202 203 203, 203, 209 213 213 214 216 219 220 20 222 26 26 27 208 29 29 237 238 239 242 245 245 246 250 287 257 258 258 258 261 265 267 mm 28 274 278 279 279X ___Dispositivos ¢ Cireuitos EletrOnicos Volume I Dobrador de Tensto de Onda Completa 280 ‘Triplicador e Quadruplicador de Tensio 5 . 281 1646 Regulagio de Tensio poco G exoce0 seseeees 282 Regulagio de Linha ‘i beprocooue 25 167 Reguladores de Tensio em Série eem Paalelo...... Se Diodo Zener Como Tensio de Referéncia. cee a 285 Reguladores em Série... 26+... sees co ee 285) Limitagao de Corrente : ci coor 290 Limitagdo de Corrente Desdobrada (Foldback) . eoncu0 292 Reguladores em Paralelo ...-...020+205 : ces 294 168 Reguladores Chaveados . : cee cove 295) 169 Reguladores de Trés Terminais em Circuito Peed . 298, 16.10 Reguladores Ajustéveis em Circuito Integrado . coonecg 301 Exercicios. 306 Capitulo 17 Dispositivos Eletronicos Especiais . coco 313 17.1 Diodos Zener ! 313, Regulador de Tensio com Diodo Zener. . 34 Efeito da Temperatura 317 Impedancia do Diodo Zener 319 17.2 Dispositivos de Quatro Camadas aren cao 319 Retficadores Contolados de Silcio (SERS)... ceseseees = 320 Diodos Shockley ce , : eepcco sess 323 Disparo do SCR 5 oO 323 Contole de Poténcia em Meia-Onta Usando SCRS.... eo0cn pea 221) Chaves Controladas de Silicio (SCSs) coecco 329 DIACS € TRIACS «..-2.+-- obon 5 cesses 331 17.3 Dispositivos OptocletrOnicos .......... ‘i . 335 Células Fotocondutivas. .... : . 336 Fatodindas sees oo 38) Fototransistores ... i 5 Q cee BMI Células Solares .. 5 fi er SCR Ativado por Luz (LASCR) oA 7 sevens 348. Diodos Emissores de Luz (LEDS) cornu 348, Acopladores Oticos (ou Optoacopladores). 7 seers 351 Mostradores (Displays) de Cristal Liguido (LCDs) ...... fees 357 ITA. Transistores de Unijungio -....... co s 361 Os UMTs Programéveis (PUTS) oe 7 367 175 Diodos Tineis........+.++ concn - cess 370 17.6 Capacitores Varisveis com a Tensio (Diodos Varactores) seve 3 Exercfcios..-2. +++ e030 315 (/Capitulo 18 Conversores Analégico-Digital ¢ Digital-Analégico . ae 181 Introdugio 381Volume Ht Sumrio Tenses Analégica e Digital .. cee Convertendo Nameros Binérios em Equivalentes Decimais ‘Tecnologia Digital Resolugio, 18.2 Conversor DA com Escada R-2R . a 18.3. Conversor DA com Resistor de Peso Bindrio. )\ 484 Conversor DA com Fonte de Corrente Chaveada 18.5 Conversor DA com Capacitores Chaveados 118.6 Especificagdes de Funcionamento do Conversor DA. “.. Conversor DA em Circuito Integrado 18.7 Conversor AD Tipo Contador. Conversor AD de Rastreio {18.8 Conversores AD Instantineos }) “18.9. Conversor AD de Inclinagio Dupla (Integragio) "48.10, Conversor AD de Aproximagdes Sucessivas. 18.11 Especificagées de Funcionamento do Conversor AD | Conversores AD em Circuito Integrado. Exeteicios Apéndice A. Spice e PSpice . Apéndice B Valores-Padrio de Resistores de 5% a 10%. Respostas aos Exercicios impares .. indice Analitico . Volume | Capitulo 1 Introdugio . Capitulo 2A Teoria dos Semicondutores......+:s6+sssssccseeseeeessesesseesees Capitulo 3 Diodo como um Elemento de Circuito... Capitulo 4 ‘Transistores de Jungio Bipolar .. ‘apitulo 5 Amplificadores em Pequeno Sinal com BJT.....scssssseeseesee+ Capitulo 6 Projetos de Polarizago para Circuitos Diseretos e Integrados ..... Capitulo 7 ‘Transistores de Efeito de Campo .. Capitulo 8 Circuitos e Aplicagies do FET. Capitulo 9 Pardmetros h Ey ...sscsessseseesesssestesssesseeseeses Capitulo 10 Resposta de Freqiiéncia. Capitulo 11 Amplificadores de Multiestigios ......+s6ssssseseseesseseeseeseeseseeses 43 83 29 197 243 297 395 459MAKRON Books Prefacio Dispositivos e Circuitos Eletrénicos € um livro que dé um tratamento minucioso e moderno 0s t6picos tradi- cionalmente abordados, em dois ou trés semestres, em um curso de teoria dos dispositivos eletrénicos, A preparagio minima para os estudantes que estio iniciando € um curso de anilise de circuito ce. Néo seré ne- cessério conhecimento extensivo da teoria de circuito ca até o Capitulo 8; para vérios capftulos subsequientes subentende-se que o estudante domina o conceito de impedancia e saiba célculo fatorial, Portanto, os que iniciarem seus estudos sem ter completado 0 curso de andlise de circuitos ca devem ter em mente que é pré-requisito para 0 presente curso. Para o desenvolvimento dos prinefpios te6ricos no seré preciso o uso de célculo, mas no estudo dos circuitos diferenciadores e integradores eletrOnicos usa-se a notago-padrio de céleulo como um recurso sim- bélico. Serio enfatizadas as aplicagdes priticas dos diferenciadores ¢ integradores como no caso dos filtros ¢ dos Circuitos formadores de ondas. Uma das principais consideragdes na selecio dos t6picos para este livro foi a importineia de cada apli- cagio industrial moderna e o impacto que elas causaram sobre 0 desenvolvimento das tecnologias. Consequlente- mente, a teoria do circuito integrado sera extensivamente detalhada, assim como os dispositives de efeito de ‘campo e suas aplicagdes na integracdo em larga escala, a teoria dos amplificadores operacionais, incluindo varias aplicagdes importantes desses versiteis dispositivos, optoeletrOnica, reguladores chaveados e amplificadores classe D. Cada conceito nove cm Dispositivos & Cireuitos Eletrénicos 6 introdwzido a partir de um sistema ou aproximagoes por diagrama de bloco. Por exemplo, o efeito das resisténcias de entrada ¢ de saida sobre © ganho de tensdo de um amplificador & desenvolvido considerando-o como um bloco funcional, em vez de um circuito particular, Uma vez discutido amplamente um principio fundamental, ele ser4 aplicado em cada circuito amplifi- cador estudado subseqilentemente. Um método similar serd usado para desenvolver a teoria de realimentagio, a resposta em freqiléncia, a amplificagtio em estégios miltiplos, a polarizagdo de amplificadores, a distorgio, a linearidade, a oscilagao, filtros, a regulagio de tensio e a modulagio. Muitos capftulos serdo acompanhados de exemplos ¢ exercicios com 0 SPICE. O Apéndice A contém ‘material instrucional sobre 0 SPICE, cuja seqiiéncia ¢ introduzida ao mesmo tempo em que se desenvolve a teoria dos dispositivos eletrOnicos neste livro, de modo que uma nova habilidade de simulagdo possa ser desenvolvida simultaneamente @ uma nova teoria ensinada, XuXIV____Dispositivs e Cireutos Eletrénicos Volume It CARACTERISTICAS DA TERCEIRA EDICAO AMERICANA ‘As principais revises e melhorias incorporadas na terceira edig#o (muitas das quais foram sugeridas pelos leitores atuais deste livro) sé: L 2 5. 6. Mais exemplos para o Spice e desenvolvimento de t6picos especiais para 0 PSpice, incluindo Prob, Control Shell ¢ PSpice Library, foram ecrescentados. As programagSes em Basie foram retiradas, ‘Acrescentou-se um capitulo novo (Capftulo 18 ~ Volume Il) sobre conversores analégico-digital ¢ digital-analégico. H& novos t6picos, nos capitulos jé existentes, sobre transistores DMOS, osciladores de Colpitts ¢ de Hartley, amplificadores em porta comm, amplificadores em fonte comum com resisténcia de fonte nio-derivada, limitagées de trarsformadores praticos ¢ uso de circuitos equivalentes de ‘Thévenin para célculo de freqléncias de corte. Acrescentou-se a segio “Resumo e Visio Geral”, sobre a teoria do semicondutor, como uma ope para os leitores que ndo desejam aprofindar-se na teoria como é apresentada no Capitulo 2 (Vo- lume 1), no qual foi acrescentado um novo glossério de termos sobre semicondutores. Foi inserida a seco “Fontes de Alimentagio Elementares” como opgdo para os leitores que pre- ferem usar as aplicagdes priticas de diodos imediatamente apés a teoria sobre diodo no Capftulo 3 (Volume 1). Informagées detalhadas sobre fontes de alimentagdo ¢ reguladores de tensfio serdo dadas no Capitulo 16 deste volume, Os grficos das curvas caracteristicas nos exemplos em exereicios foram ampliados para melhorar 1a interpretagio e para aumentar a resolucdo das solugdes graficas“tot ‘Circuitos Amplificador 1 2 Diferenciale Amplificador Operacional Integrados 12.1 INTRODUGAO Os amplificadores diferenciais sio muito usados nos circuitos lineares integrados. Eles so os componentes funda- mentais de todo amplificador operacional que, conforme veremos, ¢ um dispositivo extremamente versétil com ‘uma larga faixa de aplicagdes préticas, Estudaremos a teoria do circuito dos amplificadores diferenciais com deta- hes, preparando para um estudo mais abrangente das capacidades ~ ¢ limitagdes ~ dos amplificadores opera- cionais. Tensées Diferenciais Um amplificador diferencial 6 chamado também de amplificador de diferenga, porque amplifica a diferenga entre fs dois sinais de tensio. Vamos melhorar a nogio da diferenca de tensdo revendo alguns exemplos simples. Jé vvimos diferengas de tenses no nosso estudo de amplificadores com transistor (ver Volume I). Lembre-se, por exemplo, de que a tensto coletor-emissor de um BIT & a diferenga entre a tensio coletor-terra € a tensdo emissor- terra . «azay ‘A idéia central aqui & que a diferenga de tensio é a diferenga matemética entre duas outras tens6es, sendo que cada um dos valores se dé em relacéo ao terra. Suponha que a tenso no ponto A em um circuito seja de 12 Vem relagio ao terra e a tensao no ponto B seja de 3 V em relagio ao terra. A notagao V,y para a diferenga de tensio significa a tensio que deve ser medida se 0 terminal positivo de um voltimetro for conectado com o ponto A € 0 terminal negativo conectado com 0 ponto B; neste casso, V4y = V; - Vy = 12 ~ 3 = 9 V. Se as conexdes do voltimetro fossem invertidas, terfamos uma medida de Vj, = Vy — = 12 = -9 V. Portanto, Vag = —Vay Para ajudar a compreender a idéia de diferenga de tensio, considere o sistema mostrado na Figura 12.1, ‘em que dois amplificadores idénticos so acionados por dois sinais de tensSo diferentes. Embora um amplificador diferencial no funcione exatamente como 0 arranjo deste amplificador, os conceitos de tensio diferencial de entrada e de safda sio similares, Os dois sinais de tensio de entrada, v, ¢ v2, estio mostrados como sendides, ¢ um eles tem maior amplitude que o outro. Para fins de ilustragao, seus valores de pico sio de 3 V e 1 V, respecti-2 Disposivos e Circuitos Elerrdnicos Cap. 12 Volume It vamente. Se o ganho de tensfo de cada ampliicador for A, entio as satdas do amplificador sto A,, € Ayy: A diferenga de tensio, v,, ~ v, ~¥>, € uma sendide e a diferenga de tenslo de saida, A, ~ A, ‘como sendo tima versio amplificada da diferenga de tensio de entrada, Na nossa ilusiragio, o ganho A é de 10 e a diferenga de tonsao de entrada ¢ de (3 V pico) ~ (1 ¥ pico) = 2 V pico. A diferenga de tensdo de saida € AQ, =) = 108 V= 1 V) = 102 V) = 20 V pico. ee = Figura 12.1 Amplificago de uma tensdo diferencial, 12.2 AMPLIFICADOR DIFERENCIAL IDEAL A principal caracter(stica que identifica um amplificador diferencial com a configuragio mostrada na Figura 12.1 € que um sinal aplicado em uma entrada de um amplificador diferencial induz uma tensio na saida do outro amplificador em relago ao terra. Isto ficard mais evidente no nosso estudo das relagies entre a tensio e a corrente no amplificador. A Figura 12.2 mostra a versio bisica de um amplificador diferencial com BIT (bipolar junction transis- tor ~ transistor de fungi bipolar). Dois transistores tém seus terminais do emissor ligados juntos, nos quais uma fonte de corrente constante esté conectada para fornecer a corrente de polarizacho de cada um. A fonte de corzente € tipicamente do tipo de fonte de corrente constante com transistor que estudamos no Capitulo 6 (Volume 1), mas agora vamos representé-la como uma fonte de corrente ideal. Observe que cada transistor esté basicamente em uma configuracio em emissor comum (EC) com uma entrada fornceida A sua base ¢ uma saida tomada pelo coletor. Os dois terminais da base sio os dois sinais de entrada para o amplificador diferencia, v,€ v;, © 08 dois coletores s20 as duas safdas, ve vj. do amplificador diferencial. Portanto, a tensio de entrada diferencial & yj, ~ vq e a tenso diferencial de safda @ v4," vy A Figura 12.3 mostra o simbolo esquemético para o amplificador diferencial. Como existem duas en- tradas e duas saidas, dizemos que o amplificador tem uma entrada dupla e uma saida dupla.Volume Ht Cap. 12 _ Cirewitos ampificador diferencial @ amplificador operacional 3 Figura 122 Amplificador diferencial bésico com BIT. Os dois tansistores podem ser vistos como estando fem uma configuragao em EC, ‘com uma conexio comumm nos seus emissores. Os terminais da base sio as entradas do mplificador diferencial e os ‘coletores so as sadas, Figura 123, % Stmboto esquemitica do A amplificador diferencia, ‘Vamos adiar, temporariamente, nossa anélise dos nfveis de polarizago cc no amplificador e nos concen- ‘rar no seu funcionamento como um amplificador de pequeno sinal. Para isto, vamos determinar a tensio de safda em cada coletor devida a cada uma das entradas agindo separadamente ~ isto 6, com a entrada oposta aterrada — © depois aplicar 0 teorema da superposigao para determinar as safdas devidas as duas entradas agindo simul- taneamente. A Figura 12.4 mostra o amplificador com a entrada 2 aterrada (v= 0) e um pequeno sinal aplicado nna entrada 1, A fonte de corrente ideal apresenta impedancia infinita (circuito aberto) para um sinal ca, de modo que nao precisamos considetar sua presenga na nossa andlise em pequeno sinal. Vamos supor também 2 situagio ideal de que os dois transistores sto perfeitamente casados, de modo que os valores de B, r, etc. de Q, ¢ Q, si0 idénticos. * Figura 12.4 m “Tensbes em pequeno sinal em um amplificador diferencia quando ‘uma das entradas € aterrada, Observe {que ¥,,estd em fase com ¥;, © que vp e814 defasada em relagio a, nano ve y Como Q, é essencialmente um amplificador em emissor comum, a tensio seu coletor (v,.) é uma versio amplificada e invertida de sua entrada, v,,. Observe que existe também uma tensio ca v,, desenvolvida no emissor de Q,. Esta tensio esti em fase com v,, ¢ ocorte por causa da agdo do seguidor do emissor na jungo base-emis- sor de Q,.4 Dispositivos e Cireuitos Eletrdnicos Cap. 12 Volume ‘Agora, a tensio v,, desenvolve-se na resisténcia do emissor r, vista do emissor de Q; (em paralelo com fa resisténcia infinita da fonte de corrente). Portanto, assim que 2 ago do seguidor do emissor de Q, iniciar, a tesisténcia de carga vista de Q, serd r,, Como a resiséncia do emissor de Q, € por si r, isto significa, pela Equagao 5,58, que 0 ganho do seguidor do emissor € $ Portanto, v,, esté em fase com vj, € corresponde & metade de sua amplitude. Agora esti claro que v,, € a tensio emissor-terfa de ambos os transistores, Quando v,, fiea positiva, a tensdo base emissor de Q, fica negativa com a mesmo vator. Em outras palavras, Vje_ = Yyy—¥,1 = 0 ~ Vy. (Como a base de Q, est aterrada, sua tensio base-emis- sor é a mesma tensio negativa de seu emissor-terra.) Vemos que, embora a base de Q, esteja aterrada, existe luma tensio ca base-emissor em Q, que esté defasada de v,, € portanto defasada de vi,. Conseqlentemente, existe uma tensio ca v,» na safda produzida no coletor de Q, € defasada de Como os dois transistores so idénticos, seus ganhos sio iguais e a saida v,p tem @ mesma amplitude de vy: Para verifiar esta itima afirmagio e para ajudar « compreender todas essa idGias importantes apresentadas Ute aqui, vamos estudar 0 exemplo espectfico ilustrado na Figura 12.5. Suponhamos que v,, (uma fonte de tensto Splicada na base de Q, e aterrada) seja senoidal com 100 mV de pico e que o ganho de tensdo de cada transistor sein de -100, em que, como jé € usual, o sinal menos representa uma inversio de fase, Com “ganho de tensio de transistor” estamos querendo dizer a tensfo do coletor cividida pela tensio base-emissor. Como 0 ganho de tensio de Q, ¢ de 0.5, v, é uma sendide de 0,5(100 mV) = 50 mV de pico. O valor de pico de vy. € portanto de ¥,, ~ ¥,, = (100 mV) ~ (50 mV) = 50 mV. Quando vj. for de $0 mV de pico, ve, ser le 100030 mV) = -5 V, isto é, uma sendide invertida com 5 V de pico, Ao mesmo tempo, v, esté com 50 mV de pico, a tensio base-emissor de Q, é de 0 ~ (50 mV) = -50 mV de pico. Portanto, v € (-100)(-50 mV) = +5 V de pico: isto 6, vj. € uma senside de 5 V de pico em fase com v,, ¢ defasada de v, Observe na Figura 12.5 que a tensio de entrada diferencial é vj, v= (100 mV) ~ 0 = 100 mV de pico ¢ a tensio diferencial de saida € de 10°V de pico, visto que v, € vj Sio defasadas. Portanto, a amplitude do ganho de tensdo diferencial (¥y, ~ g)J0q ~ Yq) € de 100, Logo, enquanto o ganho de tensio v,jv, & de apenas 50 para ada lado, o ganho de tensdo diferencial é 0 mesmo gauho de ¥, vj, de cada transistor. Mais tarde vamos genera- Tizar e melhorar essa idéia, quando terminarmos nossa andlise em pequeno sinal usando a superposii. Figura 125 Cada transistor tem um ganho de tensio idéntico de ~100 ¢ as safdas ‘nos coletores so de -100 vezes suas respectivas tensdes base-emissor.Volume II Cap. 12 _ Circuitos amplificador diferencial ¢ amplificador operacional 5 Em muitas aplicagées, as duas entradas de um amplifcador diferencia sfo acionadas por sinais iguais cm amplitude e defasados: v= v,.. Continuando nossa andlise do amplificador, vamos agora aterrar a entrada 1 (4 = 0) e supor que exista um sinal aplicado na entrada 2 de mesmo valor, mas defasado daqucle suposto anferiormente. Como 0s transistores sio idénticos e o eirouito & totalmente simético, as safdas tém exatamente as rmesmas relagées para as entradas do easo anterior: v, esti defasada de vi ev, estédefasada de vi. Essa relagdes estdéo mostradas na Figura 12.6. Quando comparamos a Figura 12.6 com a Figura 12.4, observamos que as saidas v,, so idénticas, assim ‘como as saidas v,.. Em outras palavras, acionando as duas entradas com sinais de mesma amplitude porém defasados, obteremos um reforgo, ou uma duplicagao dos sinais nas duas safdas. Pelo teorema da superposigo, cada saida 6 a soma das tensoes resultantes de cada entrada agindo sozinha, de modo que as saidas tém exatamente o dobro do nivel que ela teria se apenas uma das entradas estivesse presente, Essas idéias esto resumidas na Figura 12.7. Em muitas aplicagées, a safda de uma amplificador diferencial é tomada de apenas um dos coletores do transistor, v,,, por exemplo. Neste caso, a entrada é uma tensfo diferencial e a safda, uma tensio medida em relagio a0 terra, Esse tipo de uso do amplificador 6 chamado de operago com saida simples, e © ganko de tenstio niesse modo 6 A a (422) sade sine) = Figura 12.6 Amplificador diferencial com vy aterrado © um sinal de entrada ¥ Compare com a Figura 12.4 Sree J eacria neni dda Figura 12:4 ws gi6 Dispositivos e Cireuitos EletrOnicos Cap. 12 _Volune It 4 : A J DB a 1 PX sect fe ™ eid. Figura 12.7 elo teorema da superposigio, @saida v,,, quando ambas as ertradas sZo aplicadas, & a soma da safda v,y devida a cada wm ‘dos sais aplicados sozinhos. O que vale também para v, © exemplo a seguir demonstra que o ganho de tensio com safda simples é a metade do ganho de tensio diferencial. Para distinguir entre esses termos, vamos de agora em diante nos referit a (v,~ ¥,.V(¥; ~ vg) como 0 xganho de tensdo com saida sempbes. Exemplo 12.1 (0 valor do ganho de tensio (vJ¥,,) de cada transistor na Figura 12.2 € de 100. Se v,, estiver defasada de v,, com 100 mV de pico aplicados simultaneamente nas entradas, calcule 1.08 valores de pico de V4 € Vy3i dupla, 2. 0 valor do ganho de tensio com safda samples (V,,~v,.(y ~ Ys € 3. 0 valor do ganho de tensio com safda simples v,,/(¥ ~ Va) Solugao 1. Conforme demonstrado na Figura 12.5, 0 valor de pico de cada safda € de 5 V quando for aplicado tum sinal em uma entrada e a outra entrada for aterrada. Como as saidas so duplicadas quando as ‘entradas sio iguais defasadas, cada sada € de 10 V de pico. 2 Como vj, = ~via, & tensfo diferencial de entrada € vj, ~ vig = 2¥;, = 200 mV de pico. De modo similar, ¥,, = ~Y,q. de modo que a tensio diferencial de safda é v,, ~ ¥,)= 2v, = 20 V de pico. Portanto, & amplitude de (,, ~ ¥go /0)~ ¥i2) € (20 VM(200 mV) = 100.Volume HI Cap. 12 _Circwitos amplificador diferencial e amplificador operacional 7 3. A amplitude do ganho com a saida simples & "A rcoisesimpted Como ¥,, ests defasada de (v;, ~¥j,). a especificagio correta para o ganho com safda simples é ~50. Se a saida simples for tomada do outro lado (v,.), que esté defasada de v,y, entio ganho Vepll¥ ~ Vq) € +50. Observe uma vez mais que o ganho com safda simples é o mesmo que o ganho de tensfio viv, de cada transistor. Observe também que o ganko com satda simples & a metade do ganho com duas saidas. Como 0 ganho diferencial de saida v,, ~ v,. esta defasado do ganho diferencial de entrada ¥, ~ vj. a especificagdo correta para 0 ganho de tensfo com’duas Safdas € ~100. star claro agora que se_as duas entradas forem acionadas por sinais iguais em fase, a saida em. f sed exatamente zero, « tensio diferencial de safda_seté zero, Neste caso, é dbvio que a tenséo diferencial de entrada sera zero, Essas idéias esto ilustradas na Figura 12.8. dulade on Modo Comun Figura 12.8, [As saidas do amplificador diferencial so 0 quando as duas entradas sio Jguais e em fase rasp, Podemos demonstrat agora as express0es gerais para os genhos de tensio com a safda simples e a safda dupla em termos dos parimetros do circuito. A Figura 12.9 mostra um lado do amplificador diferencial com 0 ‘outro lado substitufdo por sua resistEncia do emissor, r,. Lembre-se de que ela é a resisténcia em série com © emissor de Q, quando a entrada de Q, for aterrada. Estamos supondo, novamente, que a fonte de corrente tem impedancia infinita Desprezando a resisténcia de saida r, no coletor de Q,, podemos usar a aproximagio j4 conhecida para © ganho de tensAo do transistor: ve oR wa, Ze (123) Yer Te onde 1, & a resisténcia do emissor de Q,. Esté claro pela Figura 12.9 que o ganho de tenslo v,y/, & vy -R st (a2) me8 Dispositivos e Circutos Eletrénicos Cap. 12 Volume It onde 0 fator 2r, esté no denominador, porgue estamos supondo que as resisncias dos emissores de Q, ¢ Q, si iguais. As equagdes 12.3 e 12.4 confirmam nossas conclusbes prévias de que © ganho de tensio do transistor € o dobro do valor do ganho ¥,/¥,.- Figura 12.9 Quando a entrada de Q, estésterrada existe a resistncia r, em série com o emissor de Q,, ‘Além disso, mostramos também que o ganho de tensdo (diferencial) com as duas entradas é igual 20 ganho de tensio do transistor, e que © ganho de tens com as duas saidas é a metade do valor. Portanto, con- clufmos que «a2s) (12.6) Devemos observar que essas relagdes de ganhos sio vélidas independentemente da amplitude ¢ das relagies de fases das duas entradas vj, € Vjg- Consideramos apenas os dois casos especiais em que ¥, € Vi, $40 iguais, em fase ¢ em que eles so iguais ¢ defasados, mas as equagées 12.5 ¢ 12.6 prevalecem sob quaisquer ircunstincias, Observe que v,. € ¥, terdo sempre as mesmas amplitudes e estario defasadas entre si, Portanto, va, Re 27) [A resisténcia de entrada diferencial em pequeno sinal € definida como sendo a tensio de entrada dife- rencial dividida pela corrente de entrada total, Imagine uma fonte de sinal conectada aos dois terminais de entrada, de modo que a corrente que circula saindo da fonte ¢ entrando no amplificador circula saindo da ovtra entrada, tetornando a fonte. A tensio da fonte de sinal, que é a tensio diferencial de entrada, dividida pela corrente da fonte de sinal, é a resisténeia diferencial de entrada, Como a resisténcia diferencial de entrada total no caminho de ‘uma entrada através de dois emissores até a outra entrada é de 2r,, a resistencia diferencial de entrada € ng = 2B + Dr, (12.8)Volume Il Cap. 12 _ Cireultos amplificador diferencial ¢ amplificador operacional 9 A Figura 12.10 mostra as tenses cc ¢ as correntes no amplificador diferencial ideal. Como os transis- tores siio idénticos, a corrente J da fonte e divide-se igualmente entre eles, ¢ a corrente do emissor em cada um é, portanto, yr (12.9) ‘ ee ee amplificador diferencial ideal. | | nen) = : non A tensio ce de safda no coletor de cada transistor & Var = Veo - VeRe Yea = Veo ~ VaRe 1/2 em cada transistor, temos Como I= Ip y, Van = Veo = W2Re 2.10) Para determinar a resisténcia ca do emissor de cada transistor, podemos usar a Equago 12.9 e a aproxi- ‘magio familiar r, = 0,026/f, para obter 0,026 _ 0,026 rage azn Exemplo 12.2 Para 0 amplificador diferencial ideal mostrado na Figura 12.11, caleule: Aas temsbes 06 V5) € Yat 2 0 ganho com saida simples v,,/(, 3. o ganho com as duas safdas (v,, WW — Va)- Solugao 1, A corrente no emissor de cada transistor € I, = 2 = (2 mAV2= 1 mA = [,. Portanto, v= 5 ~ (1 mAY(6 kQ) = 9 V. Veo ~ Te Ry10 __Dispositivos e Circuitos Eletronicos Cap. 12_ Volume It _ 2, A resist@ncia do emissor de cada transistor & 0,026 _ 0,026 Tima 7 262 Portanto, pela Equagiio 12.6, Yot Re _ -6 ko a BE = sa Y“-% 2% 522 Figura 12.11 +ve (Exemplo 12.2) es one dao Dama, 3. Pela Equagio 12.5, 6K 262 Amplificador Diferencial com FET Muitos amplificadores diferenciais sao fabricados usando-se os transistores de efeito de campo (field-effect transis- tors ~ FETs) por causa da alta impedincia que apresentam para o sinal de entrada. Esta propricdade € excepcio nalmente importante em muitas aplicagdes, incluindo os amplificadores diferenciais, amplificadores de instrumentos ¢ amplificadores de carga. Um ganho de tensio alto € importante também nessas aplicagdes. Embora ‘0 FET nfo produza um alto ganho, um amplificador diferencial com FET fica sempre no primeiro estigio emt um amplificador de multiestégios cujo ganho total ¢ alto, Pelo fato de os FETS serem produzidos facilmente na forma de circuito integrado, os amplificadores diferenciais com FET sio comumente encontrados nos circuitos integrados lineares, |A Figura 12.12 mostra um amplificador diferencial com transistor de efeito de campo de jungio (FET) podemos notar que ele tem basicamente a mesma configuragZo de seu similar com BIT. Os dois FETs funcionam ‘como amplificadores em fonte comum, com seus terminais da fonte ligados juntos. Uma fonte de corrente constan- te fornece a corrente de polatizacao,Volume If Cap. 12 _ Cireuitos amplificador diferencial ¢ amplificador operacional a Figura 12.12 How ‘Amplificador diferencial com JFET. { As demonstragbes das equagdes do ganho para 0 JFET sio totalmente andlogas &s demonstragdes para 0 caso da versio com BIT. Uma tensio fonte-terra desenvolve-se na conexio fonte comum pela ago do seguidor da fonte, Com uma entrada aterrada, a resisténcia de saida ¢ @ resistencia da carga do seguidor da fonte sio ambas iguais a 1/g,, (supondo que os dispositivos sio casados), de modo que o ganho do seguidor da fonte € de 0,5. Portanto, conforme mostrado na Figura 12.13, metade da tensio de entrada desenvolve-se em I/g,, € a corrente & de Figura 12.13 ‘A agdo do seguidor da fonte com ganho de 0,5 resulta na metade da tensio de entrada desenvolvida em (1g) oa. Portanto, a tensio de safda é 2.12) 4 partir da qual encontramos 0 ganho de tensio a2.13)n Dispositivos ¢ Cireuitos Eletrnicos Cap. 12 Volume It [Aplicando 0 teorema da superposiglo do mesmo modo que fizemos para a versio com 0 BIT, desco- brimos imediatamente que (2.14) (2.15) "a ‘Assim como as equagées do ganho para o amplificador diferencial com BIT, as equagées 12.14 ¢ 12.15 mostram que o ganho de tensdo (diferencial) com duas saidas ¢ idéntico ao ganho de um transistor, e o ganho de safda com uma entrada simples & a metade deste valor. Exemplo 12.3 Os transistores casados na Figura 12.14 tém Ip.5= 12 mA e V,, 1, as tensbes ce de salda vay © Vixi 2. o ganho com saida simples v,y/(¥j ~ vghi © 3.0 ganho com safda dupla (5, ~¥5.)%y.— Solugéio 1. A corrente cc em cada JFET ¢ J, = (1/2)(6 mA) = 3 mA. Portanto, v= Y%2= Vop ~ G mA)G kQ) = 6 V. pss Jy 2(12 mA) 3 ‘Figura 12.14 +15V mA, Pela Equagdo 12.14,Volume H Cap. 12 _ Circuitos amplificador diferencial ¢ amplificador operacional B 3. Pela Equagao 12.15, 12.3 PARAMETROS EM MODO COMUM ‘Uma caracteristica interessante do amplificador diferencial € sua capacidade de rejeitar os sinais comuns as duas entradas, Como as safdas slo vers6es amplificadas da diferenga entre as entradas, quaisquer componentes da ten- sio que aparecem idénticas nas duas entradas de sinais serio “zerados”, isto €, 0 nivel de tensAo na saida seré zero. é Vimos que as saidas sio exatamente zero quando ambas as entradas sio idénticas, siais em fase.) Qualquer tensfo ce ol ca que aparece simultaneamente nas duas entradas de sinal € chamada de sinal em modo comum. A capacidade de um amplificador eliminar, ow zerat, os sinais em modo comum & chamada de rejei¢do em modo comum. Um exemplo de um sinal em modo comum, cuja rejeigdo & desejével, & um ruido elético induzido nas > R, IIR, a tensio na base de Q, & & Veg = Vis| <— (12.24) RR, \ JVolume 11 Cap. 12 Circuitos ampifcador diferencia e ampifiador operaional 1 Figura 12.18 ef ‘Una fonte de crete com transistor ‘sada para polrizar um amplifier fe he diferencia 3 a ae Ry Q 2 A Supondo um transistor de slicio, « tensfo no emissor de Q € Ves = Voy - 007 02.25) ‘A comente no emissor em Q, é entéo Veet ~ Wes = Meal — (12.26) Exemplo 12.5 das correntes do emissor de Q, ¢ Qui & 2. tendbes ce de saidas v4, € Yo Solugao 10a. Ves = | oe (IS) = -102 » 0 [game PY Vg, = “102 ~ 0,7 = -10.9V Ip = DEMON 2 mA = Ley FQ Te, fol? = OSA 2 Ip, = Ie = 5m Vu = Von = 15 ~ (0,5 mAXIOKQ) = 10V © transistor Q, na Figura 12.19 tem By = 100, Supondo que Q, © Q, esto casados, caleule os valores aproximados18 ___Dispositivos e Cireultos Blesrénicos Cap. 12_Volume It +15v9 Figura 12.19 (Exemplo 12.5) Exemplo 12.6 GEE] Pate cstudar 0s efeitos dos transistors nfo-casados e a variailidade dos pardmettos sobre 0 balango do amplificador diferencial na Figura 12.19, use o SPICE para calcular as tensdes ce de sada nos coletores, v,,€ v3: © a8 comrentes Ig, € Ip,, nos emissores de cada lado, quando: 1. os transistores estio perfeitamente casados; 2 B,=80e B,=120;¢ 3. B,= B= 100; as correntes de saturagio sio 1 = 1X 10"A, 1 silo de 0°C, 27°C, 50°C e 100°C. 2. 10" A e as temperaturas Suponha que o valor de B, esteja fixado em 250. As bases de Q, ¢ Q, estio aterradas. (Portanto, em um amplificador perfeitamente balanceado, a tensdo de saida diferencial deve ser 0.) Soluedo 1. A Figura 12.20(a) mostra o circuito e os arquivos de entrada para o SPICE, caso os pardmetros dos transistores Q, e Q sejam idénticos (que sio os valores normais ~ default). VEI © VE2 sio fontes de tensto usadas para medir as eorrentes do emissor em cada lado do amplificador. Conforme pode ser visto na Figura 12.20(b), os resultados da andlise DC mostram que as tensGes de safda e as correntes do emissor de cada lado sto idEnticas. Seus valores esto muito préximos dos calculados no Exemplo 12.5. 2. Quando a declaragio MODEL para Q, mudar de modo que BF = 80 ¢ para Q, mudar de modo que BF = 120, os resultados da andlise .DC (Figura 12.20(c)) mostrario que 0 amplificador esté des- Dalanceado. A diferenga entre as tensbes de entrada esti sendo vista como sendo de 10,07 V ~ 1005 V = 20 mV ea diferenga nas correntes co emissor € de 0,495 ~ 0,4988 mA = 0,7 HA.Volume 1 Cap. 12 Cirenitas amplificador diferencial ¢ amplificadar operacional 19 oe - ExXAMEE 26 ne Ey Reise : mk Eom Ga2s2TeaNs Setsaon Veeder Resim Renin Goer mean Ghronereaxe Seis fez Seen one ‘ODED TRS! NEN NOBEL TEANE NEN MORE TRANS NPN Beeersst RINE DC Vis) V0) (WEN KE iN « oo ° " ” ” o Ale Temp. Jer ~ Ie eo) 0 an 50 100 o Figura 12.20 (Exemplo 16)20 __Dispositivos e Circuits Eletrénicos Cap. 12_Volune It 3 Para estudar of efeitos da variagfo da temperatura sobre o balango do ampliticador, as declaragces TEMP 0,27, 506 100 devem ser acrescentacas aos arquives dos dads de entrada As declarages MODEL Sao modificadas de modo que Q, ¢ QyTenham uma vez mais 0 mesmo valor de B, mas agora capecificamos IS = E-16 para Q,€ IS = 1,2 E-16 para QA tabela na Figura 12.20(@) resume os fesullados da anslise do SPICE em cada valor de temperatura, Vemos que as duas tenses de sada {Tmminuem e a6 dias correntes de emissor aumentam com a elevagao da temperatura, Contudo, 0 {eoultado mais importante, do ponto de vista normal de um amplificador diferencia, € que a tensio lijerencial de saida e a siferenga nas correntes do emissor aumentam arias com & temperatura, Logo, o grav de desbalanceamento aumenta com a elevagio da temperatura Exemplo 12.7 Supondo que o B de cada transistor Q, © Qy, na Figura -20, seja de 100 e que a resisténcia de saida no coletor de Q seja de 500 kO, caleule: h 2 3 Solugao 1 2 a resistencia diferencial de entrada; ‘© ganho em modo comum com safda simples; ¢ a razio de rejeigio em modo comum com saida simples. ‘A resisténcia do emissor em pequeno sinal de Q, € Q: € 0,026 0,5mA = 520 Pela Equagio 12.21, r= 2B + I(r, + Re) = 2(101N52 + 100) = 30,7 kA. (A resistencia do transistor da fonte de corrente é alta 6 suficiente para que possamos desprezé-la neste célculo.) As equagdes 12.22 e 12,23 so para o céso de Rp= 0. Quando a resistencia Ry for inclufda em cada circuito do emissor, 0 ganho em modo comum com saida simples seré ice eee Oe 7 #R, = OR” DEY QOS X17) Pela Equagio 12.20, 0 ganho de sada simples ¢ Re att __ 27, +R) 262 + 100) 32,9 Portanto, a CMRR com a safda simples ‘ou 70,3 db,Volume It Cap. 12 _ Circuitos amplificador diferencial ¢ amplificador operacional 2 |A Figura 12.21 mostra uma técnica popular de polarizagio usada nos cireuitos integrados. Lembre-se de que no Capitulo 6 (Volume 1) Q, e Q, formam um espetho de corrente, © qual tem a vantagem de refletir @ ccorrente /, através de outros trarisistores como Q, para fomecer a corrente de polarizagdo para outros estégios. Q, 6 um transistor conectado como diodo, e Veo + Wes! ~ 0, I a 2.27) Com a condigio de que 08 Bs de Q, ¢ Q, tém razoavelmente valores altos, a corrente constante I~ I. Um outro meio popular de polarizagio nos circuitos integrados é através da fonte de corrente de Widlar, mostrada na Figura 12.22, Nesse circuito, a corrente I constante nfo ¢ igual & corrente de referéneia J,. mas é, em vez disto, uma pequena frago de Jy, conforme determinado pelo resistor R. A vantagem desse circuito € que as correntes constantes com valores menores podem ser geradas sem o uso de valores maiores de resisténcia. Como Q, 6 um transistor conectado como diodo, sua tensdo base-emissor é de cerca de 0,7 V. Conforme pode ser visto nna Figura 12,21, apenas parte dessa tensdo aparece sobre R, de modo que a tensiio base-emissor de Q, é menor que 0,7 V. Portanto, I, é um valor menor préximo ou abaixo do joetho de Q, € / é proporcionalmente menor. Supondo ‘que os transistores estéo casados, podemos mostrar que Iy € I se relacionam por meio da equagio T= ke, (12.28) Figura 1221, See Utlizagao de um espetho de corrente para polarizar um ampliticador diferencal. f= I. eter de Far ("rio ele Figura 12.22 Fonte de corrente de Widlar, usada para fornecer pequenos valores de ccorente de polaizagio I ly € uma ccorrente de referéncia.2 Dispositivos ¢ Cireuitos Eletrnicos Cap. 12 Volume It onde V;~ 0,026 & temperatura ambiente. Observe que a Equac4o 12.28 niio pode ser resolvida para / usando métodos algébricos diretos, Para encontrar a solugio, seri necessério um processo de ensaio ¢ erro ou iterativo, por meio do qual 0s valores de J sio experimentados até que um satisfaca a Equago 12.28. Esse tipo de procedimento de eéleulo tora-se muito mais fécil se for utilizado um computador. Exemplo 12.8 resistor R na Figura 12.22 € de 4,3 kQ e a queda de tensio nele € de 0,18 V. Se J = 1,2 HA, & temperatura ambiente, qual seré o valor da comrente de referéncia J,” Soluedo, A corrente no emissor de Q, 6 & corrente no resistor R oy = DASY = 41,86nA eS 43KO : ‘A cortente de polarizagio I é a corrente em Q,! 1,86HA — 1,2WA = 40,67 HA Pela Equagio 12.28 0,67 WA = Tye vars 40,67 WA 9,85 x 107 413mA Cargas Ativas nos Circultos Integrados Em vez de usar resistores em série com os coletores de Q, € Q, em um amplificador diferencial, muitos projetos de circuito integrado empregam transistores para obter cargas ativas para Q, ¢ Q,. A Figura 12.23 mostra uma configuragio muito usada, Nessa ilustragio, os transisteres PNP Q, e Q, formam um tipo de espelho de corrente, mas a corrente em Q, conectado como diodo é determinada pelo sinal de entrada de Q,. De fato, a corrente que circula de um lado do amplificador diferencial é refletida para o outro. Figura 1223 ee Usilizagdo dos transstores PNP para formar cargas ativas para Qy € su um atmplificadar diferencia © amplificador opera com uma safda simples, vyVolume H Cap. 12 _Circuitos amplificador diferencial e amplificador operacional 2 Como Q, funciona como um diodo polarizado diretamente, a resisténcia no circuito do coletor € muito baixa e Q, tem um ganho de tensa baixo, Por outro lado, a resisténcia no circuito do coletor de Q, é 2 resistencia de alto valor do coletor de Qy, de modo que o ganho de Q, € muito alto. Por esta razo, o amplificador funciona normalmente com uma sada simples, com v,.. Observe que ndo hi inversdo de fase no ganho com saida simples Vou! Ma ~ Ya) ‘A razio de rejeigio em modo comum do amplificador na Figura 12.23 apresenta um valor muito alto Suponha que os transistores esto casados, a corrente / de polarizacdo divide-se igualmente entre os dois lados todos os dispositivos apresentam a mesma resisténcia de emissor em pequeno sinal: r, ~ 0,026/(1/2). Como o amplificador niio est balanceado, a andlise para determinar seu ganho ¢ complexa e ndo serd reproduzida aqui. Poxdemos mostrar, contudo, que o ganho com saida simples é dado por tr, —S- fea Mos 42.29) M7 Ya ve onde 7,» ¢ 7,4 io as resisténcias de safda do coletor de Q, © Q, em pequeno sina. Exemplo 12.9 Caleule o ganho de tensio com saida simples v,o/(%, ~ vq) do amplificador diferencial mostrado na Figura 12.24, Suponha 1,» = rq = 100 ke que todos os transistores esto casados. Solugdo, Pela Equagio 12.27, 0 espelho de corrente formado por Qs & Q, produz uma corrente de polarizagio de 24émA, Ry 2x10 Portanto, ascorrentes deemissor em Q, € Q; so Ip = 72. = QA4mAY?2 = 122mA 7, = 0,026/(1,22mA) = 21,32 Figura 12.24 *Evg (Exemplo 12.9) @ Q of4 Dispositivos e Cireuitos Eletrénicos Cap. 12 Volume It Pela Equagio 12.29, Ye FaallYoy _ (100 x 10°) (100 x 10°) Yan Ye 2h 213 oar 12.5 INTRODUCAO AOS AMPLIFICADORES OPERACIONAIS Um amplificador operacional é basicamente um amplificador diferencial modificado pela adigio de outros compo: nentes que melhoram o funeionamento e proporcionam certas caracteristicas especiais. As caracteristicas principais dde um amplificador operacional so as seguintes: 1. E um amplificador ce (com acoplamento direto). 2, Deve apresentar ganho de tensio muito alto — idealmente infinite. 3. Deve apresentar impedancia de entrada mujto alta ~ idealmente infinita. de saida maito baixa — idealmente zero. 4. Deve apresentar imped 5, A saida deve ser exatamente de 0 V quando 8s entradas forem 0 V. 6. A saida deve ter possbilidade de mudar para ambas as polaridades postiva © negative 7. Deve apresentar uma CMRR muito alta, 8 Deve funcionar com uma saida simples e uma entrada diferencial (embora uma entrada seja geral- mente aterrada, conforme sera visto a seguit). 9. Deve ter recursos especiais demandados por aplicagbes particulares que incluem parimetros como nivel de rufdo, resposta de freqléncia ¢ texa de inclinac3o, que serio estudados no Capitulo 13. © nome amplificador operacional & derivado de aplicagdes do amplificador que tornam possiveis as caracteristicas anteriormente citadas: 0 funcionamento como uma precisa operaco matemética do sinal de entrada, incluindo soma, subtragdo ¢ integragio de tensio. As caracteristicas 2 e 3 sio particularmente importantes para esses tipos de aplicagses e no Capitulo 13 exploraremos como essas e outras caracterfsticas contribuem para muitas outras aplicagées tteis dos amplificadores operacionais. Nosso interesse neste momento é pelos méto- dos de circuito usados para transformar um amplificador diferencial em um amplificador operacional (0 estigio de entrada de todo amplificador operacional é um amplificador diferencial. Para que a im- pedincia de entrada seja alta, o estigio diferencial pode ser construido com FETS, ou pode ser usado um circuito adicional, tal como um seguidor do emissor, para aumentar a impedincia vista em cada entrada. Os componentes no estégio de entrada devem set bem casados, a fim de obter 0 melhor balango possivel na operagio diferencia Isto importante para garantir que a saida do amplificador operacional seja uma representagio precisa da tensio diferencial de entrada, que a saida seja exatamente zero quando as entradas forem zero e que a CMRR seja alta. Kdealmente, as caracteristicas do componente devem cer independentes da temperatura. Qualquer variagio que ‘ocorrer deve provocar outra; isto 6, os parimetros do dispositive devem mudar do mesmo modo ¢ & mesma taxa {quanto as variagSes da temperatura. Casamento € conseqiéncias das caracteristicas séo, obviamente, mais bem obtidos na construgao do circuito integrado, e vistualmente todos os amplificadores operacionais modemos sto feitos sob a forma de circuitos integrados. Muitos projetos incluem um recurso para compensagio da temperatura, a fish de minimizar os efeitos da temperatura, tem que pelo menos um deles jo, a saida tomna-se de salda © ganho de tensio ¢ obtido por meio de amplificadores com multiestigios € geralmente um estigio diferencial. Em algum ponto Ja amplificagdo no multiestVolume If Cap. 12 Circuitos amplifcador diferencia e amplifieador operacional 25 simples. J4 vimos que 0 ganho com a safda simples é a metade do valor do ganho com a safda dupla, de modo que festa conversdo resulta em uma perda indesejével no ganho de tensio. Alguns projetos incorporam circuitos que climinam essa perda de modo criativo, mas ndo teremos tempo para detalhar a teoria complexa cnvolvida. Para permitir a excursdo da tens de saida pelos valores postivo e negativo & nevessério 0 uso de wma fonte de alimentagao simétrica. Essa fonte é geralmente composta de valores iguals © opostos de tensio. Umm texemplo tipico 6 de +15 V. Para obter um valor de tensio zero quando as entradas forem 2er0, 0 amplificador deve ter incorporado um circuito de deslocamento de nivel, que elimina qualquer valor de tensio de polarizagao dife~ rente de zero que poderia de algum modo aparecer na saféa, F claro que isto nio pode ser conseguido com um Capacitor de aeoplamento, porque precisamos de uma resposta em cc. O deslocamento de nivel € geralmente posicionado préximo on no estigio de safda 12.6 ANALISE DO CIRCUITO DE UM AMPLIFICADOR OPERACIONAL ‘A Figura 12.25 mostra um amplificador operacional simples que podemos usar como exemplo para identificar e ‘analisar 0s componentes funcionais importantes estudados na segdo anterior. Q, ¢ Q, formam o estagio da entrada diferencial. Os sinais de entradas so mostradas aterrados porque vamos neste momento realizar uma anilise ec do amplificador total, e desejamos nos certificar de que a saida € 0 V sob essas condigdes, Os resistores de 50 © nos cemissores de Q, © Q, servem para aumentar a impedancia de entrada do amplificador ¢ fazer com que o estigio fique menos sensivel as variagdes em r,, conforme estudado na Seco 12.4. Q, e Q, formam um amplificador diferencial ndo-balanceado que fornece um ganho de tensio adicional. Observe que as entradas so acionadas pelas safdas do primeiro estigio diferencial ¢ que ele tem uma safda simples. Q, executa a fungio de deslocador de nivel, conforme veremos, Q, é um seguidor do emissor cuja saida é também a safda do amplificador operacional Q, € Q so fontes de correntes constantes que polarizam os dois estégios diferenciais. Observe que essas fontes ‘compartiiham de um divisor de tensto comum na base dos transistores. As tensdes cc (em relagdo a0 terra) ¢ as correntes cc no amplificador esto descritas na figura Comegamos nossa anélise ce determinando as correntes de polarizagio fornccidas por Q, para o estagio diferencial de entrada, O divisor de tensfo na base de Q, fornece um valor tensio na base de 10k *= [comp tare 8 = 029 Portanto, a tenstio no emissor de Q, € Vy, ~ 0,7 = -10,9 Ve a corrente de emissor é 1, Wal Wal 5-109) i Re 10.2k2 = 04mA ‘Supondo as condigées casadas, essa corrente divide-se igualmente entre Q, © Q, € como Ley = Ica = Ip, = ea = (OA mA)/2 = 0,2 mA, as tensbes nos coletores em Q, € Q, sH0 Vey = Veg = Veo ~ IeRe= 15 — (0,2 mA)25 kQ) = 10 V. Como as bases de Q, ¢ Q, esto aterradas, seus emissores estdo em aproximadamente 0 ~ 0,7 = 0,7 Vea pequena queda em cada resistor de 50 2 [(50 9) x (0,2 mA) = 0,01 V] faz com que o coletor de Q, fique com 0 mesmo potencial (~0,71 V). Podemos analisar agora a polarizagio do segundo estégio diferencial. Como Vpg = Vp) = -10.2 V, 0 emissor de Qy esté em Vzx = Vgz ~ 0,7 = -10,9 V. Portanto ee al 2.27k2 Tes26 Dispositivos ¢ Circuitos Eletrdnicos Cap. 12 _Volume It sisy, Figura 12.25 Amplficador operacional simples incorporando os estégios diferencial, de ganho e deslocador de nfvel. Todos os valores de tensio rmosirados so oc em relaglo 80 terra 3, A corrente de 1,8 mA divide-se igualmente entre Q, ¢ Q,, de modo que a tensio no coletor de Q, é de Vey = Veo = [Rc = 15 ~ (0,9 mA)G,3 kQ) = 12 V. Como as bases de Q, € Q, sio acopladas ditetamente aos coletores de Q, € Qy as tensdes nas bases so Vjs = Vay = 10 V. AS tensbes nos emissores so Vj, = Vp, = 10 V-0,7 = 9.3 V. A base do transistor PNP deslocador de nivel, Qa, esté acoplada diretamente em Q,, de modo que Vj, 12 V. Portanto, Q, tem uma tensio de emissor de Veg = Vjg + 0,7 = 12,7 V, (Lembre-se de que o emissor de um transistor PNP € 0,7 V mais positive que sua base.) A corente no emissor em Qs & (5 = .V _ Taka ~ 194 Como Ios = Fess © coletor de Q, esté em Veg = (Ies)(I0AT KO) ~ Vey = (1,5 mA)(10,47 KO) ~ 15 = 40,7 V. Observe que Q, desloca © nivel porque seu coletor pode ficar positive e negative. (A jungio coletor-base de Q, permanecerd polarizada reversamente quando © coletor for negativo e quando seu valor for 12 V positive.) O coletor de Q,, por outro lado, deve ser sempre mais positivo que sua base (+10 V). Como a base do transistor de saida, Q,, esté em 0,7 V, seu emissor estd em 0 V e vemos que a safda do amplificador & de 0 V. A corrente de polarizagio em Q, 6 (0 — V;.V5 k& = (15 VCS kM) = 3 mA. Concluimos assim nossa andlise cc. Em um amplificador operacional prético, algumas das fungGes que descrevemos sfo obtidas de modo ‘mais elaborado, Por exemplo, as fontes de correntes constantes de polarizago so implementadas com espelhios de correntes e ou fontes de Widlar ¢ as cargas ativas so usadas no lugar dos resistores do coletor. Essas variagdes foram descritas na Sesio 12.4, ¢ em qualquer caso os principios funcionais dos projetos mais claborados sio os