1.

Describir el concepto de Biestable Asincrono, analice su funcionamiento y

mencione los tipos de latches.

Biestable asíncrono

Es cuando cambia de estado, evoluciona a otro estado sin la señal de reloj, por lo
general estos biestables son llamados latches. El latch (cerrojo) es un tipo de
dispositivo de almacenamiento temporal de dos estados que se suele agrupar en
una categoría diferente a la de los flip flops. Biestable asíncrono o latch es un
multivibrador capaz de permanecer en uno o dos estados posibles durante un
tiempo indefinido en ausencia de perturbaciones o de reloj (clock).este dispositivo
es muy utilizado en la electrónica digital como memoria de información. Y solo
varía su estado variando sus entradas de control. Básicamente, los latches son
similares a los flip-flops, ya que ambos son también dispositivos que permanecen
en su estado gracias a su capacidad de realimentación. Entre los tipos de latches
que existen tenemos el R-S y el D.

Biestable S-R

Es el tipo de biestable más usado en la electrónica digital se pueden activar con

entrada en alto o en bajo, si se activan con entrada en alto están compuestas por
compuertas NOR y si se activan con entrada en bajo están compuestas con
compuertas NAND.

Latch S-R con entrada activa a nivel alto Latch S-R con entrada activa a nivel bajo

Para el análisis tomaremos el latch S-R con entrada en alto obteniendo la

siguiente tabla que muestras el comportamiento del latch según los estímulos o
entradas.
 𝑺 𝑹 𝑸𝒏 ̅̅̅̅
𝑸𝒏 𝑸𝒏+𝟏 ̅̅̅̅̅̅̅
𝑸𝒏+𝟏
0 0 0 1 0 1
0 0 1 0 1 0
0 1 0 1 0 1
0 1 1 0 0 1
1 0 0 1 1 0
1 0 1 0 1 0
1 1 0 1 NV NV
1 1 1 0 NV NV

Ecuación característica:

𝑄𝑛+1 = 𝑆 + 𝑅̅ 𝑄𝑛

Biestable D

El latch tipo D se diferencia del latch S-R en que solo tiene una sola entrada de
control y también tiene otra de habilitación (enable), cuando la entrada D está en
alto y enable también, el latch se pone en estado set, y si D está en nivel bajo y en
enable en alto pasa a estado reset.

Composición de un latch tipo D

Tabla de verdad

𝑺 𝑹 𝑸 ̅
𝑸
0 0 NV NV
0 1 0 1
1 0 1 0
1 1 𝑄 𝑄̅
2. Describir el concepto de Biestable sincrono, analice su funcionamiento y
describa los tipos de Flip flops convencionales.

Biestable síncrono

En los biestables síncronos las salidas cambian con las entradas y cuando se les
aplica una señal de reloj. Por tanto, las señales de salida están controladas por
una señal de sincronismo, validándose cuando es activada esta señal de
sincronismo.

Cuando las señales se validan por un estado lógico (nivel alto o bajo) de la señal
de reloj se dice que son activadas por nivel. Cuando se produce las validaciones
de las señales cuando la señal de reloj cambia de estado, se dice que son
activadas por flanco: flanco de subida (cambio de nivel bajo a alto) y flanco de
bajada (cambio de nivel alto a bajo).

Flip Flop S-R

Las entradas S y R de un flip flop S-R se denominan entradas síncronas, dado que
los datos en estas entradas se transfieren a las salidas del flip flop solo con el
flanco de disparo del impulso del reloj. Cuando S esta en alto y R en bajo la salida
Q pasa a estado SET con el disparo del reloj. Cuando S esta en bajo y R esta en
alto la salida Q pasa a estado RESET con el disparo del reloj. Cuando S y R están
en bajo el flip flop almacena el estado anterior. Y cuando S y R están ambos en
alto es un estado no permitido y las salidas dependerán de la velocidad con la que
fluye la señal desde la entrada a la salida.

Composición de un flip flop R-S

Tabla de verdad

𝑺 𝑹 𝐂𝐋𝐊 𝑸𝒏+𝟏 ̅̅̅̅̅̅̅

𝑸𝒏+𝟏 Observaciones
0 0 X 𝑄𝑛 ̅̅̅̅
𝑄 𝑛 No cambio
0 1 ↑ 0 1 Reset
1 0 ↑ 1 0 Set
1 1 ↑ ? ? No válido

Ecuación característica

𝑄𝑛+1 = 𝑆 + 𝑅̅ 𝑄𝑛

Flip flop tipo D

Es un dispositivo muy útil cuando se necesita almacenar un único bit de datos (1 ó

0). Tiene el mismo diseño que un flip flop S-R pero que ha unido las entradas R y
S con un inversor. Si cuando se aplica un pulso de reloj a la entradad D está en
alto el flip flop se activa (set), de caso contrario si durante el pulso, la entrada D
está en bajo, el flip flop pasa a estado reset.

Composición de un flip flop tipo D

Tabla de verdad

𝑫 𝑪𝑳𝑲 𝑸 ̅
𝑸 Observaciones
1 ↑ 1 0 Set
0 ↑ 0 1 Reset

Ecuación característica

𝑄𝑛+1 = 𝐷
Flip Flop J-K

Es el flip flop más usado en la electrónica digital. El flip flop J-K es idéntico a un flip
flop S-R en las entradas de control, pero la diferencia se encuentra en que el flip
flop J-K no tiene condición no válida en sus salidas.

Composición del flip flop J-K

Tabla de verdad

𝑱 𝑲 𝑪𝑳𝑲 𝑸(𝒕+𝟏) ̅ (𝒕+𝟏)

𝑸 Observaciones
0 0 ↑ 𝑄(𝑡) 𝑄̅(𝑡) No cambio
0 1 ↑ 0 1 Reset
1 0 ↑ 1 0 Set
1 1 ↑ ̅
𝑄(𝑡) 𝑄(𝑡) Basculación

Ecuación característica

𝑄𝑛 = 𝐽𝑄̅𝑛 + 𝐾
̅ 𝑄𝑛
3. De los manuales tecnicos obtener los IC TTL y CMOS; que realizan la
funcion de match y Flip Flops, analice su tabla de verdad y funcionamiento.

Latch S-R

• TTL 74LS75

Composición del integrado 74LS75 Tabla de funciones

• CMOS4042B

Composición del integrado CMOS4042B Tabla de funciones

Flip flop R-S

• TTL 74LS71

Composición del integrado 74L71 Tabla de funciones

Flip flop J-K

• 74HC112

Composición del integrado 74HC112 Tabla de funciones

4. Cuál es la diferencia principal entre un latch y el Flip Flop.

Los flip-flops se implementan con puertas lógicas y son los bloques básicos de
construcción de contadores, registros y otros circuitos de control secuencial.

Los latches son similares a los flip-flops, ya que son tambien dispositivos de dos
estados que pueden permanecer en cualquiera de sus estados gracias a su
capacidad de realimentacion, lo que consiste en conectar cada una de las salidas
a la entrada opuesta.

El flip-flop es un circuito lógico biestable, es decir posee dos estados estables,

denominados SET (‘1’ o activación) y RESET (‘0’ o desactivación), en los cuales
se puede mantener indefinidamente, lo que permite el almacenamiento de un bit.
Mientras que con los latch los estados solo se pueden mantener por un tiempo
determinado
5. Analice el funcionamiento del Flip Flop Maestro-Esclavo; investigar sus
ventajas.

Los flip-flops maestro-esclavo (master-slave) han sido ampliamente utilizados

hasta la aparición de los disparados por flanco, que poco a poco los van
sustituyendo. La razón fundamental es que funcionan de forma idéntica y los
disparados por flanco necesitan menos puertas lógicas.

La construcción de un flip-flop maestro-esclavo SR se realiza a partir de dos

biestables SR con entrada de habilitación conectados en cascada, de forma que la
señal de reloj entra al biestable maestro y la señal de reloj complementada entra al
esclavo.

Sólo el biestable maestro está habilitado cuando el reloj es 1. Durante todo ese
intervalo de tiempo, sus salidas irán acorde con sus entradas. Si se produce una
variación, la salida actuará en consecuencia. Cuando llega el flanco negativo de
reloj, se habilita el biestable esclavo (y se deshabilita el maestro), que toma la
salida del maestro (que ya no pueden variar porque se encuentra deshabilitado).
Por tanto, justamente después del flanco negativo de reloj, la salida del biestable
esclavo será la equivalente a la salida almacenada en el biestable maestro.

6. Describir las características de disparo de Flip Flops por pulso y por

flanco.

Los flip flop disparado por flanco cambian de estado con el flanco positivo (flanco
de subida) o con el flanco negativo (flanco de bajada) del impulso del reloj y es
sensible a sus entradas solo en esta transición del reloj.

Los flip flop disparados por pulsos cambian de estado en su salida únicamente con
las entradas preset (PRE) y clear (CLR) independientemente de la entrada de
reloj, poniendo a set flip flop cuando está en preset y a reset cuando está en clear.
7. Utilizando Flip Flor J-K, desarrollar los circuitos para convertir a :

a) Flip Flop R-S.

Tabla de verdad de J-K

𝑱 𝑲 𝑪𝑳𝑲 𝑸𝒏+𝟏 ̅ 𝒏+𝟏

𝑸
0 0 ↑ 𝑄𝑛 𝑄̅𝑛
0 1 ↑ 0 1
1 0 ↑ 1 0
1 1 ↑ 𝑄̅𝑛 𝑄𝑛

𝑱 𝑲 𝑸𝒏+𝟏 ̅ 𝒏+𝟏
𝑸
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 0

Tabla de transición de estados

𝑸𝒏 ̅ 𝒏+𝟏
𝑸 𝑱 𝑲
0 0 0 X
0 1 1 X
1 0 X 1
1 1 X 0

𝑱 𝑲 𝑪𝑳𝑲 𝑸𝒏+𝟏 ̅ 𝒏+𝟏

𝑸
0 0 ↑ 𝑄𝑛 𝑄̅𝑛
0 1 ↑ 0 1
1 0 ↑ 1 0
1 1 ↑ X X
Tabla de verdad del flip flop R-S

𝑺 𝑹 𝑸𝒏 𝑸𝒏+𝟏 𝑱 𝑲
0 0 0 0 0 X
0 0 1 1 X 0
0 1 0 0 0 X
0 1 1 0 X 1
1 0 0 1 1 X
1 0 1 1 X 0
1 1 0 X X 1
1 1 1 X X 0

Usando Karnaugh, tomando como variables (S,R,Qn) para las salidas J y K; J = S

y K = R; con estas relaciones adaptamos el flip flop R-S partiendo de un flip flop
J-K.

b) Flip Flop D.

Tabla de verdad del flip flop D

𝑫 𝑪𝑳𝑲 𝑸𝒏+𝟏 ̅ 𝒏+𝟏

𝑸
0 ↑ 0 1
1 ↑ 1 0

Ahora relacionamos el comportamiento de los flip flop D y J-K

𝑫 𝑸𝒏 𝑸𝒏+𝟏 𝑱 𝑲
0 0 0 0 X
0 1 0 X 1
1 0 1 1 X
1 1 1 X 0
Hacemos Karnaugh

𝐽 = 𝑆𝑅̅ 𝑦 𝐾 = 𝑅𝑆̅

c) Flip Flop T.

Tabla de verdad del flip flop T

𝑻 𝑪𝑳𝑲 𝑸𝒏+𝟏 ̅ 𝒏+𝟏

𝑸
0 ↑ 𝑄𝑛 𝑄̅𝑛
1 ↑ 𝑄𝑛 𝑄̅𝑛

Ahora relacionamos el comportamiento de los flip flop T y J-K

𝑻 𝑸𝒏 𝑸𝒏+𝟏 𝑱 𝑲
0 0 0 0 X
0 1 1 X 0
1 0 1 1 X
1 1 0 X 1

Hacemos Karnaugh

𝐽=𝑇 𝑦 𝐾=𝑇