SISTEMAS COMPUTACIONALES

BASADOS EN ESTANDÁNDARES
(SISTEMAS DE CÓMPUTO)

1
MOTHERBOARD

2
Componentes
p de la Motherboard

Es el elemento principal del sistema 
computacional, en el que se encuentran y 
se conectan todos los demás dispositivos 
t t d l d á di iti
físicos, como  el microprocesador en socket, 
la memoria en módulos, Slots o ranuras de 
expansión, el BIOS, diversos integrados 
conocidos como Chipset, alimentación, 
sistema de enfriamiento, etc. 

SSe trata de una placa (lámina) de material 
t t d l (lá i ) d t i l
aislante (Pertynax), cubierta de material 
conductor, al cual se conectan los diversos 
elementos, lo que permite hablar de 
Arquitectura modular
q yy Tecnología abierta. 
g

3
Históricamente esta 
placa ha ido aumentando 
y disminuyendo sus 
prestaciones por época
prestaciones por época. 
Esto explica que 
inicialmente los PCs se 
realizasen sobre una 
única placa y poco a
única placa  y, poco a 
poco, fueran 
dividiéndose en 
diferentes tarjetas con 
cierta autonomía entre
cierta autonomía entre 
sí. No obstante, de un 
tiempo a esta parte, 
parece que la tendencia 
vuelve a invertirse
vuelve a invertirse.

4
Características de la Motherboard

•Chipset

•Dispositivos integrados

•Fabricante

•Garantía

•Memoria

•Microprocesadores

•Proveedor

•Rango de frecuencia

•Slots

•Zócalo

5
Formato físico de las placas base

El factor de forma, entonces, indica las dimensiones y el tamaño de la placa, lo que 
trae aparejado el tipo de gabinete específico necesario (los gabinetes ATX, por 
ejemplo, necesitan una abertura rectangular especial para los conectores on board). 
También establece el modo en que se distribuyen y ordenan los componentes (slots, 
socket del procesador, bancos de memoria) en la superficie del motherboard.

•Formato AT (BabyAT y AT)

•Formato ATX (MicroATX FlexATX y ATX)

•Formato ATX (MicroATX, FlexATX y ATX)

•Formato LPX

•Formato NLX

•Formato BTX

6
Formato AT

•Hasta el PENTIUM MMX
• 12’’ (30.72 cm) X 13’’ (33.28 cm) (Grandes gabinetes)
•Ubicación del Microprocesador en cuadrante inferior derecho
•Ubicación del Microprocesador en cuadrante inferior derecho 
(Tarjetas “largas”, disipador en µP)
•Diseñado para ISA‐8
•Conector de teclado soldado DIN grueso de 5 pines
•Puerto serie y paralelo mediante cable a parrilla
•Conector de teclado DIN grueso (5 pines)
•Dos conectores de alimentación (5V y 3V)
•Puertos
Puertos restantes mediante cable hacia parrilla
restantes mediante cable hacia parrilla
•BabyAT con miniDIN, 8.5’’ (21.76 cm) X 13’’ (33.28 cm)

7
8
Formato ATX

•Desde PENTIUM, MMX, PENTIUM PRO, PII,PIII, P4, AMD
d O
•30.72 cm. X 24.58 cm.
•Mini‐ATX  de 28 cm. X 20.04 cm.
•Puerto serie y paralelo soldados en base
yp
•Procesador hacia el cuadrante superior izquierdo (mejor colocación de 
tarjetas y mayor refrigeración mediante la fuente de alimentación)
•3 v de tensión continua
•Cone tor de alimenta ión de la pla a base úni o de 20 pines
•Conector de alimentación de la placa base único de 20 pines
•Gestión por software de alimentación 
•Consumo continuo de corriente (aun en standby)
•Soporte para USB, discos duros más rápidos, redistribución de RAM para 
video, soporte para memoria síncrona

9
10
Formato LPX

•9’’ X 11’’ (23.04 cm. X 28.16 cm.) (En cajas “slim”)
•Poco espacio para ranuras  (PCI e ISA)
•Tarjeta de video en placa
•Miniplaca LPX de 8’’ X 11’’

11
Formato NLX

•Adaptación mejorada del LPX 
•23.04 cm X 34.82 cm 
•Soporta DIMM, zócalo de formato SEC (PENTIUM II, III, 4)
ó l d f ( )
•Puerto AGP
•Mejora en la ubicación del procesador favoreciendo refrigeración y mejor 
ampliación
p
•Puertos paralelo, serie, PS/2 integrados

12
Formato BTX

•BTX (Balanced Technology eXtended) 

•32. 5 cm X 26.7 cm 
•Nueva
Nueva redistribución de componentes (rentabilidad electrónica superior, 
redistribución de componentes (rentabilidad electrónica superior,
conexionado de componentes)
•Nuevos gabinetes
•Fuentes de alimentación deben cumplir con la especificación BTX
•Orientación hacia el MicroBTX
O i t ió h i l Mi BTX y el picoBTXl i BTX
•Orientación hacia los sistemas de enfriamiento

13
ESTRUCTURAS DE INTERCONEXIÓN

14
 Tipos elementales de 
Módulos  Unidades son llamados
Unidades son llamados  
Elementales  Módulos Elementales de un 
computador: CPU, Memoria, 
del  E/S.
computador
Conjunto de líneas que 
interconectan los diversos 
módulos, se denomina 
estructura de interconexión.
d i ió

Tipos de intercambios entre 
módulos:
•Memoria a Procesador
•Procesador a Memoria
•E/S a Procesador
•Procesador a E/S
•Memoria a E/S
•E/S a Memoria

15
Interconexión de buses

16
ESTRUCTURA DE BUS

Bus de Sistema: Conjunto de los tres buses básicos del CPU

17
Líneas de datos: Transporta bits de datos hacia el exterior del CPU ó del exterior hacia 
un registro interno del mismo. El ancho del bus es el número de líneas paralelas: 8, 16, 
32 64 etc
32, 64, etc.

Líneas de dirección: Designa (apunta) la fuente o el destino del dato presente en el bus 
de datos. Estas fuentes pueden ser: localidades de memoria externa, direcciones de 
puertos (o incluso periféricos) o registros internos. El tamaño del bus de direcciones 
( l fé ) l d lb d d
implica el número de objetos a los que puede apuntar, por ejemplo 8, 16, 32, etc.

Líneas de control: Se utiliza para controlar el acceso y el uso de las líneas de datos y 
p y y
direcciones, puesto que además estas son compartidas por varios elementos a la vez. 
Por lo tanto, estas señales transmiten órdenes, como información de temporización 
entre los distintos módulos. Estas señales especifican operaciones a realizar:

•Escritura de memoria (Memory Write)
•Lectura de memoria (Memory Read)
•Escritura de Entrada / Salida (I/O Write)
•Lectura de Entrada / Salida (I/O Read)
•Reconocimiento de transferencia (Transfer ACK)
•Petición de bus (Bus Request)
•Cesión de bus (Bus Grant)
•Cesión de bus (Bus Grant)
•Petición de interrupción (Interrupt Request)
•Reconocimiento de interrupción (Interrupt ACK) 18
JERARQUÍAS DE BUSES 
Q
MÚLTIPLES

19
ELEMENTOS DE DISEÑO DEL BUS

20
Tipos de Buses: Las líneas de bus se pueden dividir en dos tipos genéricos: Dedicadas y 
Multiplexadas.  Una línea de bus dedicada está permanentemente asignada a una función o a un 
subconjunto físico de componentes del computador. Si se usa una misma línea de bus para dos o 
más funciones, en tiempos diferentes por ejemplo, o se elige una u otra de acuerdo a una 
aplicación específica, se dice que es una línea de bus multiplexada. 

Método de arbitraje: En los sistemas actuales, normalmente más de un módulo puede demandar 
el uso de un mismo bus, por lo que se requerirá de un método de arbitraje para su utilización. Los 
diversos métodos pueden clasificarse aproximadamente como centralizados o distribuidos. En un 
esquema centralizado, un único dispositivo hardware, denominado controlador del bus o arbitro, 
es responsable de asignar tiempos en el bus. El dispositivo puede estar en un módulo separado o 
ser parte del procesador. En un esquema distribuido, no existe un controlador central. En su lugar, 
cada módulo dispone de lógica para controlar el acceso, y los módulos actúan conjuntamente para 
compartir el bus. 

Temporización: El término temporización hace referencia a la forma en la que se coordinan los 
eventos en el bus. Los buses utilizan sincronización síncrona o asíncrona. Con temporización 
síncrona, la presencia de un evento en el bus está determinada por un reloj, la cual implica una 
lí
línea más en el bus. Todos los dispositivos del bus pueden leer  la línea de reloj y todos los eventos 
á lb d l d d lb d l l lí d l d l
empiezan al principio del ciclo del reloj. Con temporización asíncrona, la presencia de un evento en 
el buses consecuencia y depende de que se produzca un evento previo, por ejemplo un 
reconocimiento. La temporización síncrona es más fácil de implementar y comprobar, sin embargo, 
es menos flexible que la temporización asíncrona, con lo cual no es fácil que se aprovechen las 
fl ibl l i ió í l l fá il h l
mejoras en las prestaciones de los dispositivos, lo cual sí sucede en la asíncrona.
21
22
23
Anchura de bus: La anchura de bus afecta las prestaciones del sistema: cuanto más ancho es el bus 
Anchura de bus: La anchura de bus afecta las prestaciones del sistema: cuanto más ancho es el bus
de datos, mayor es el número que se transmiten a la vez. En el caso del bus de direcciones afecta a 
la capacidad del sistema: cuanto más ancho es el bus de direcciones, mayor es el rango de 
direcciones a las que se puede hacer referencia. 

Tipo de transferencia de datos: Los tipos de transferencia de datos en un bus, depende de los 
elementos anteriores, por lo que se tendrían formas diferentes para transferir, tanto en maestro, 
como esclavo, multiplexado, no multiplexado, etc. Tanto en datos como en direcciones. De este 
modo se tendrían:
modo se tendrían:

24
25
ENTRADA / SALIDA

26
Módulos de Entrada / Salida

27
Un módulo de E/S no es únicamente un conector mecánico que permite enchufar el dispositivo al 
b d i
bus de sistema; sino que además está dotado de cierta “inteligencia”, es decir, contiene la lógica 
i d á ád d d i “i li i ” d i i l ló i
necesaria para permitir la comunicación entre periférico y  el bus. Este módulo de E/S es un 
elemento relativamente  general, pues deberá poder interfazar distintos periféricos, aunque con 
características cercanas entre ellos. Se podría decir, que agrupando algunos periféricos con 
características cercanas podría utilizar un mismo tipo de módulo de E/S; pero un grupo de 
t í ti d í tili i ti d ód l d E/S d
periféricos distintos a los anteriores deberá utilizar un módulo de E/S diferente.

Existen diversas razones por las que no se conecta el periférico directamente al bus de sistema:

•Hay una amplia variedad de periféricos con formas de funcionamiento diferentes. Podría ser 
imposible incorporar la lógica necesaria dentro del procesador para controlar tal diversidad 
de dispositivos. 

•A menudo la velocidad de transferencia de datos de los periféricos es mucho menor que la 
de la memoria o el procesador.

•Por otro lado, la velocidad de transferencia de algunos periféricos es mayor que la de la 
P t l d l l id d d t f i d l ifé i l d l
memoria o el procesador.

•Con frecuencia, los periféricos utilizan datos con formatos y tamaños de palabra diferentes 
d l d l
de los del computador a los que se conectan. 
t d l t

28
29
Funciones del Módulo
Funciones del Módulo
Las principales funciones y requisitos de un módulo de E/S se encuentran dentro de las 
siguientes categorías:

•Control y temporización 

•Comunicación con el procesador

•Comunicación con los dispositivos

•Almacenamiento temporal de datos (Data Buffering)

•Detección de errores

30
Estructura de un módulo de Entrada / Salida

31
El funcionamiento de un módulo de E/S permite que el procesador vea una amplia gama de 
di
dispositivos de una forma simplificada . Ante el espectro de posibilidades que pueden darse, el 
ii d f i lifi d A l d ibilid d d d l
módulo de E/S debe ocultar los detalles de temporización de formatos, y electromecánica de los 
dispositivos externos para que el procesador pueda funcionar únicamente en términos de órdenes 
de lectura y escritura, y posiblemente órdenes de abrir y cerrar ficheros. En su forma más sencilla, 
el módulo de E/S puede, no obstante  dejar al procesador parte del control del dispositivo.
l ód l d E/S d bt t d j l d t d l t l d l di iti

Un módulo de E/S que se encarga de la mayoría de los detalles de procesamiento, presentando al 
procesador una interfaz de alto nivel, se denomina generalmente canal de E/S o procesador de E/S. 
U
Un módulo que sea bastante simple y requiera un control detallado, normalmente se denomina 
ód l b t t i l i t l d t ll d l t d i
controlador  de E/S o controlador de dispositivo. 

Los controladores de E/S usualmente aparecen en microcomputadores, mientras que los canales 
d E/S
de E/S se utilizan en grandes computadores centrales (mainframes).
tili d t d t l ( i f )

32
Dispositivos Externos

33
Un dispositivo externo es aquel componente externo que se conecta al computador 
Un dispositivo externo es aquel componente externo que se conecta al computador
mediante un enlace a un módulo de E/S, este dispositivo externo contiene unidades 
con funciones específicas de acuerdo a la aplicación concreta y diferenciada que 
pretende realizar. El enlace se utiliza para intercambiar señales de control, estado y 
datos entre el módulo de E/S y el dispositivo externo. Un dispositivo externo 
conectado a un módulo de E/S frecuentemente se denomina dispositivo periférico
o simplemente periférico. 

En general, los dispositivos externos podrían clasificarse en tres categorías:

•De interacción con humanos: Permiten la comunicación con el usuario del 
equipo.
i

•De interacción con máquinas: Permiten la comunicación con elementos del 
equipo.
q p

•De comunicación: Permiten la comunicación con elementos remotos.

34
35
Teclado / Monitor
/
La forma mas común (más elemental) de interacción computador/usuario se produce a 
través de la combinación teclado/monitor. La unidad básica de intercambio es el caracter. 
Asociado con cada caracter hay un código, usualmente de siete u ocho bits de longitud. El 
Asociado con cada caracter hay un código usualmente de siete u ocho bits de longitud El
código más comúnmente utilizado es el IRA ( International Reference Alphabet). Cada 
carácter de este código se representa mediante un único número binario de 7 bits; en 
consecuencia, se pueden representar 128 caracteres.  Los caracteres son de dos tipos: 
imprimibles y de control
imprimibles y de control. 

C t l d d di
Controlador de disco

Un controlador de disco contiene la electrónica necesaria para intercambiar señales de datos, 
control y estado con un módulo de E/S, más la electrónica para controlar el mecanismo de 
l d ód l d E/S á l l ó i l l i d
lectura/escritura del disco .

36
Técnicas de transferencia de E/S

37
 TÉCNICAS DE TRANSFERENCIA E/S
La arquitectura de E/S del computador es su interfaz con el exterior. Esta 
arquitectura se diseña de manera que permita una forma sistémica de controlar 
las interacciones con el mundo exterior y proporcione al sistema operativo la 
información que necesita para gestionar eficazmente la actividad de E/S.

Son posibles tres técnicas para las operaciones de E/S: Con la E/S programada, los 
datos se intercambian entre el procesador y el módulo de E/S. El procesador
datos se intercambian entre el procesador y el módulo de E/S. El procesador 
ejecuta un programa que controla directamente la operación de E/S, incluyendo la 
comprobación del estado del dispositivo, el envío de una orden de lectura o 
escritura y la transferencia del dato. Cuando el procesador envía una orden al 
módulo de E/S, debe esperar hasta que la operación de E/S concluya. Con la E/S 
ód l d E/S d b h l ió d E/S l C l E/S
mediante interrupciones, el procesador proporciona la orden de E/S, continúa 
ejecutando otras instrucciones y es interrumpido por el módulo cuando este ha 
terminado su trabajo. Tanto con E/S programada como con interrupciones, el 
j / p g p ,
procesador es responsable de extraer los datos de la memoria principal en una 
salida y de almacenar los datos en la memoria principal en una entrada. La 
alternativa se conoce como Acceso Directo a Memoria (DMA, Direct Memory
Access) En este caso el módulo de E/S y la memoria principal intercambian datos
Access). En este caso, el módulo de E/S y la memoria principal intercambian datos 
directamente, sin la intervención del procesador.
38
Relación entre las tres técnicas de E/S
Relación entre las tres técnicas de E/S

39
Entrada
d / Salida
S lid programada
d

40
Órdenes de Entrada / Salida
Órdenes de Entrada / Salida
Al ejecutar una instrucción relacionada con una E/S, el procesador proporciona una 
dirección, especificando el módulo de E/S particular y el dispositivo externo, y una orden 
de E/S. Hay cuatro tipos de órdenes de E/S que puede recibir un módulo de E/S cuando es 
direccionado  por el procesador:

•Control: Se utiliza para activar el periférico e indicarle que hacer.
•Test: Se utiliza para comprobar diversas condiciones de estado asociadas con el módulo de 
E/S y sus periféricos.
•Lectura: Hace que un módulo de E/S capte un dato de un periférico y lo sitúe en un buffer 
interno.
•Escritura: Hace que el módulo de E/S capte un dato (byte o palabra) del bus de datos y 
posteriormente lo transmita a un periférico.

41
Entrada / Salida programada para un bloque de datos

42
Entrada / Salida mediante interrupciones

43
PROCESAMIENTO DE 
LA INTERRUPCIÓN

44
Entrada / Salida mediante interrupciones  para un 
bloque de datos

45
46
CUESTIONES DE DISEÑO

En la implementación de la E/S mediante interrupciones, deben observarse varios 
factores, sobre todo para la identificación del dispositivo que ha provocado la interrupción 
y el criterio para poder atenderlo. Hay cuatro tipo de técnicas que se utilizan comúnmente:

•Múltiples líneas de interrupción 
•Consulta de software (Software Poll)
•Conexión en cadena ( Daisy Chain)
•Arbitraje de bus (Vectorizada)

47
CONTROLADOR DE INTERRUPCIONES 82C59A

Actualmente, todos los microprocesadores utilizan la técnica de arbitraje de bus 
vectorizando y jerarquizando las interrupciones. Sin embargo, no es el propio 
microprocesador quien realiza funciones de gestión. Se recurre a un dispositivo dedicado a 
este tipo de funciones, sobretodo la gestión.  A partir del 80386, aunque no es el propio 
d f b d l ó d l l
microprocesador quien gestiona, este sí decide el orden de jerarquía y los vectores a 
utilizar, y esto lo hace mediante una palabra de control que previamente envía al llamado 
controlador de funciones, que es quien realmente las gestiona.  

El 82C59A, es el controlador de interrupciones normalmente utilizado, y dentro de sus 
funciones de gestión de las mismas, cuenta con los siguientes modos de interrupción:

•Completamente anidado: Las solicitudes de interrupción se ordenan según nivel de 
C l id d L li i d d i ió d ú i ld
prioridad desde 0.

•Rotatorio: En algunas aplicaciones hay varios dispositivos con igual prioridad de 
i
interrupción. En este modo, un dispositivo pasa a tener  la menor prioridad del grupo 
ió E d di ii l i id d d l
después de ser servido. 

•Con máscara especial: Se permite que el procesador pueda inhibir selectivamente las 
i t
interrupciones desde ciertos dispositivos.
i d d i t di iti

48
49
A
Acceso Di
Directo
t a Memoria
M i

50
Funcionamiento DMA
Funcionamiento DMA
El DMA requiere un módulo adicional en el bus de sistema. Este necesita que el procesador 
le ceda el control para transferir bloques de datos a y desde la memoria través del bus de 
sistema. Generalmente se realiza mediante la técnica  llamada robo de ciclo (cycle stealing), 
puesto que, en efecto, el módulo DMA roba un ciclo de bus.
Cuando el procesador desea leer o escribir un bloque de datos, envía una orden al módulo 
de DMA, incluyendo la siguiente información:

•Si se solicita una lectura o escritura, utilizando la línea de control de lectura o escritura 
entre el procesador y el módulo DMA.
•La dirección del dispositivo E/S en cuestión, indicada a través delas líneas de datos. 
•La posición inicial de memoria a partir de donde se lee o se escribe, indicada a través de 
las líneas de datos y almacenada por el módulo DMA en su registro de direcciones.
•El número de palabras a leer o escribir, también indicado a través de las líneas de datos  y 
almacenado en el registro de cuenta de datos.

51
52
Entrada / Salida con Acceso Directo a Memoria  para un 
bloque de datos

53
54
Controlador DMA 8237A de Intel 

DI

55
El 8237 tiene un conjunto de cinco registros de control para programar y controlar la 
operación de DMA en cada uno de los canales:

•Orden (Command): El procesador carga este registro para controlar la operación 
DMA.
•Estado (Satus): El procesador lee este registro para determinar el estado del 
controlador de DMA.
•Modo (Mode):  El procesador utiliza este registro para establecer el modo de 
operación del controlador DMA.
ió d l l d DMA
•Máscara simple (Single Mask): Este registro es modificado por el procesador. Este 
permite que el programador habilite o deshabilite un canal específico.
•Máscara completa (All
p ( Mask): Es similar al registro de mascara simple, pero permite 
) g p ,p p
que los cuatro canales se habiliten o deshabiliten con una operación de escritura.

56
57
58
Comparativa 
de 
Entrada/Salida 
Entrada/Salida
de un bloque 
de datos
de datos 
mediante las 
tres técnicas

59
Canales y procesadores de E/S

60
La evolución del funcionamiento de E/S
Las etapas más importantes en los que se ha resumido la evolución:
Las etapas más importantes en los que se ha resumido la evolución:

1. La CPU controla directamente al periférico. Esta situación se observa en los dispositivos 
simples controlados por microprocesadores.
2. Se añade un controlador o módulo de E/S. La CPU utiliza E/S programada sin 
Se añade un controlador o módulo de E/S. La CPU utiliza E/S programada sin
interrupciones. De esta forma la CPU se independiza de los detalles específicos de las 
interfaces de los dispositivos externos.
3. Se utiliza la misma configuración del paso 2, pero ahora se emplean interrupciones. La 
CPU no necesita esperar a que se realice la operación de E/S, incrementándose la
CPU no necesita esperar a que se  realice la operación de E/S, incrementándose la 
eficiencia.
4. El módulo de E/S tiene acceso a la memoria a través de DMA. Ahora se puede transferir 
un bloque de datos a, o desde, la memoria sin implicar a la CPU, excepto al comienzo y 
final de la transferencia.
final de la transferencia.
5. El módulo de E/S se mejora haciendo que se comporte como un procesador en sí, con un 
repertorio especializado de instrucciones orientado a la E/S. La CPU hace que el 
procesador de E/S ejecute un programa de E/S en memoria. El procesador de E/S capta y 
ejecuta sus instrucciones sin intervención de la CPU. Esto permite que la CPU pueda
ejecuta sus instrucciones sin intervención de la CPU. Esto permite que la CPU pueda 
especificar una secuencia de actividades de E/S y ser interrumpida cuando se haya 
completado la secuencia entera.
6. El módulo de E/S tiene una memoria local propia y es, de hecho, un computador en sí. 
Con esta arquitectura se puede controlar un conjunto grande de dispositivos de E/S con
Con esta arquitectura se puede controlar un conjunto grande de dispositivos de E/S con 
la mínima intervención de la CPU. Un uso común de este tipo de arquitectura ha sido la 
comunicación con terminales interactivos. El procesador de E/S se ocupa de la mayoría 
de las tareas correspondientes al control de los terminales. 61
Características de 
los canales de E/S 
(Arquitectura de 
l
los canales)
l )

62
Técnicas de Interfazado de E/S

63
Normalmente, habrá muchos dispositivos de E/S conectados al sistema a través de 
los módulos de E/S. Cada dispositivo tiene asociado un identificador único o 
dirección. Cuando el procesador envía una orden de E/S, la orden contiene la 
dirección del dispositivo deseado. Así, cada módulo de E/S debe interpretar las 
líneas de dirección para determinar si la orden es para él.

Cuando el procesador, la memoria, y las E/S comparten un bus común, son posibles 
Cuando el procesador la memoria y las E/S comparten un bus común son posibles
dos modos de direccionamiento: Asignado en memoria (Memory‐Mapped), y E/S 
asilada.  

Con las E/S asignadas en memoria, existe un único espacio de direcciones para las 
l /S i d i i ú i i d di i l
posiciones de Memoria y dispositivos de E/S. El procesador considera a los registros 
de estado y de datos de los módulos de E/S como posiciones de memoria y utiliza las 
mismas instrucciones de máquina para acceder tanto a Memoria como a los 
q p
dispositivos de E/S. Así, por ejemplo con diez líneas de dirección, se puede acceder a 
un total de 210 = 1024 posiciones de Memoria y direcciones de E/S en total, en 
cualquier combinación. 

64
Con E/ aislada existen  espacios separados para posiciones de Memoria y direcciones 
de dispositivos de E/S. El procesador considera a los registros de estado y de datos 
de los módulos de E/S como direcciones de E/S y utiliza instrucciones de máquina 
distintas para acceder a Memoria o a los dispositivos de E/S. De mismo modo, con 
diez líneas de dirección, se puede tener un total de 210 = 1024 posiciones de 
Memoria y 210 = 1024 direcciones de E/S también. 

65
66
INTERFAZ PROGRAMABLE DE PERIFÉRICOS INTEL 82C55A

67
68
Ranuras de Expansión
(SLOTS)

69
Un bus no es otra cosa que una trayectoria común a través de la cual pueden viajar los datos 
d
dentro de una computadora, es decir, un conjunto de líneas paralelas por las que viaja la 
d d d i j d lí l l l i j l
información. Esta trayectoria se emplea para comunicaciones y puede establecerse entre dos 
o más elementos. Los 3 buses básicos del procesador son:

•Bus de datos 
B d d t
•Bus de direcciones
•Bus de control

Mediante estos 3 buses se pueden interfazar
M di t t 3b d i t f di
diversos elementos al procesador. Sin embargo, 
l t l d Si b
cuando  los elementos que se agregarán  tienen diferente velocidad, ancho de banda, etc. 
será necesario colocar  dispositivos que administren  la transferencia entre elementos. De 
este modo, se pueden obtener diversas trayectorias (buses) , de acuerdo a las características 
d l dif
de los diferentes elementos a comunicarse. Estas diferentes trayectorias o buses reciben el 
t l t i E t dif t t t i b ib l
nombre de ranuras de expansión o slots. 

Se denomina como ranura de expansión debido a que, mediante distintos circuitos 
i t
integrados de comunicación y control, logran  conectar al mismo sistema de buses (datos, 
d d i ió t l l t l i it d b (d t
dirección y control) del microprocesador diversos elementos, incluso de diferentes 
características para diferente aplicación.  Estos elementos son tarjetas se insertarán 
mediante las llamadas ranuras. 

70
 El bus del sistema es responsable de la correcta interacción entre los diferentes 
p
componentes de la computadora. Buena parte de las conexiones de la CPU son 
conductos del bus, los cuales son prácticamente la única vía de contacto del 
procesador con el exterior. El bus del sistema permite a la CPU comunicarse con 
los periféricos de entrada y salida
los periféricos de entrada y salida. 
El bus del sistema, que se encuentra ubicado fuera del microprocesador, se puede 
clasificar en: 

a) el bus local, compuesto por el bus de datos, el bus de direcciones y el bus 
de control. El bus de datos transfiere datos a los diferentes componentes de 
la CPU y el bus de direcciones da a conocer las posiciones de memoria de 
aquéllos El bus de control se ocupa de evitar colisiones en la
aquéllos. El bus de control se ocupa de evitar colisiones en la 
transferencia/recepción de datos y de que toda la información llegue a 
destino y sea recibida desde el exterior sin problemas. 

b) el bus de expansión permite el intercambio de datos con periféricos 
ubicados en la placa madre o fuera de la PC. 

71
Las ranuras ISA (Industry Standard Architecture) 
hacen su aparición de la mano de IBM en 1980
hacen su aparición de la mano de IBM en 1980 
como ranuras de expansión de 8bits (en la imagen 
superior), funcionando a 4.77Mhz (que es la 
velocidad de los procesadores Intel 8088).
Se trata de un slot de 62 contactos (31 por cada 
lado) y 8.5cm de longitud.
Su verdadera utilización empieza en 1983, 
conociéndose como XT bus Architecture.
conociéndose como XT bus  Architecture.

72
En 1984, con la aparición del PC‐AT (en el 
procesador Intel 286), el bus se expandió a 16 bits 
y la velocidad de reloj pasó de 6 a 8 MHz y 
finalmente a 8,33 MHz, ofreciendo una velocidad 
de transferencia máxima de 16 Mb/s (en la 
práctica solamente 8 Mb/s porque un ciclo de 
cada dos, se utilizó para direccionar la memoria
cada dos, se utilizó para direccionar la memoria 
donde se realizaría la operación de E/S). En este 
caso se trata de una ranura (en realidad son dos 
ranuras unidas) de 14cm de longitud.
Bá i
Básicamente es un ISA al que se le añade un 
t ISA l l ñ d
segundo conector de 36 contactos (18 por cada 
lado). 73
El bus ISA funcionaba como bus maestro, es decir, permitió que los controladores 
, ,p q
conectados directamente al bus se comunicaran directamente con los otros 
periféricos sin tener que pasar por el procesador. Una de las consecuencias del 
bus maestro es sin dudas el acceso directo a memoria (DMA). Sin embargo, el bus 
ISA únicamente permite que el hardware direccione los primeros 16 megabytes de
ISA únicamente permite que el hardware direccione los primeros 16 megabytes de 
RAM.  
Hasta fines de la década de 1990, casi todos los equipos contaban con el bus ISA. 

En las ilustraciones anteriores, se puede apreciar que el bus ISA es 
retrocompatible con el bus XT, ya que sus conectores son idénticos, en 
consecuencia, las tarjetas de expansión XT pueden ser colocadas y configuradas
consecuencia, las tarjetas de expansión XT pueden ser colocadas y configuradas 
sin problemas en una ranura de expansión ISA. 
74
El bus MCA (Arquitectura de microcanal) es un 
b
bus propietario mejorado diseñado por IBM en 
i t i j d di ñ d IBM
1987 para utilizar en su línea de equipos PS/2. 
Este bus de 16 a 32 bits no era compatible con el 
bus ISA y podía alcanzar un rendimiento de 20 
yp
Mb/s, ya que trabajaba a una frecuencia de 
10MHz.
Dado que fue desarrollado como un estándar 
propietario de IBM no se difundió masivamente
propietario de IBM, no se difundió masivamente, 
salvo entre equipos de marca como NEC, NCR, 
IBM, entre otros, por lo que pasó al olvido en poco  75
tiempo. 
El bus EISA (Arquitectura estándar industrial 
El bus EISA (Arquitectura estándar industrial
extendida) fue desarrollado en 1988 por un grupo 
de compañías (AST, Compaq, Epson, Hewlett‐
Packard, NEC, Olivetti, Tandy, Wyse y Zenith) para 
competir con el bus exclusivo MCA lanzado por 
IBM el año anterior. El bus EISA utilizaba 
conectores cuyo tamaño eran la mitad del 
conector ISA pero con 4 filas de contactos en lugar
conector ISA pero con 4 filas de contactos en lugar 
de 2, para direccionar 32 bits. 
76
Los conectores EISA eran más profundos y las filas de contactos adicionales se encontraban 
ubicadas debajo de las filas de contactos ISA. Por lo tanto, era posible conectar una tarjeta 
de expansión ISA en un conector EISA. Sin embargo, el calce en el conector no era 
demasiado profundo (debido a los biseles) y sólo se utilizaban las filas de contactos 
superiores (ISA). 

El bus EISA introduce ciertas mejoras sobre la arquitectura ISA, entre otras: 

Direcciones de memoria de 32 bits para CPU, DMA, y dispositivos de bus master. 
Protocolo de transmisión síncrona para transferencias de alta velocidad. 
Traducción automática de ciclos de bus entre maestros y esclavos EISA e ISA. 
Soporte de controladores de periféricos maestros inteligentes. 
33 MB/s de velocidad de transferencia para buses maestros y dispositivos DMA. 
Interrupciones compartidas 
Configuración automática del sistema y las tarjetas de expansión 

Aunque era parcialmente inferior al compararlo contra MCA, el estándar EISA fue muy 
favorecido por los fabricantes debido a la naturaleza propietaria de MCA, e incluso IBM 
fabricó algunas máquinas que lo soportaban. Pero en el momento en el que hubo una fuerte 
demanda de un bus de estas velocidades y prestaciones, el bus local VESA y posteriormente 
el PCI llenaron este nicho y el EISA desapareció en la oscuridad, al igual que su competidor 
MCA. 

77
En 1992, el bus local de VESA (VLB) fue desarrollado por 
VESA (Asociación para estándares electrónicos y de 
video patrocinado por la compañía NEC) para ofrecer un 
bus local dedicado a sistemas gráficos. El VLB es un 
conector ISA de 16 bits con un conector de 16 bits
conector ISA de 16 bits con un conector de 16 bits 
agregado, tal como se puede apreciar en la ilustración. El 
bus VLB es un bus de 32 bits inicialmente diseñado para 
permitir un ancho de banda de 33 MHz (el ancho de 
banda del primer PC 486 en aquel momento). El bus 
local VESA se utilizó en los siguientes 486 modelos (40 y 
50 MHz respectivamente) así como en los primeros 
procesadores Pentium pero fue reemplazado
procesadores Pentium, pero fue reemplazado 
rápidamente por el bus PCI, ya que sólo se podía utilizar 
para tarjetas de vídeo e interfaces IDE o EIDE. 
78
En el año 1990 se produce uno de los avances mayores en el 
desarrollo de los ordenadores, con la salida del bus 
PCI(Peripheral Component Interconnect).
Se trata de un tipo de ranura que llega hasta nuestros días 
(aunque hay una serie de versiones),
con unas especificaciones definidas, un tamaño menor que 
las ranuras EISA (las ranuras PCI
las ranuras EISA (las ranuras PCI
tienen una longitud de 8.5cm, igual que las ISA de 8bits), 
con unos contactos bastante más finos
que éstas, pero con un número superior de contactos (98 
(49
(49 x cara) + 22 (11 x cara), lo que da
) 22 (11 ) l d
un total de 120 contactos). Con el bus PCI por primera vez se 
acuerda también estandarizar el tamaño de las tarjetas de 79
expansión
Small Computer System Interface

Pequeña interface del sistema de cómputo, más conocida por el acrónimo 
Pequeña interface del sistema de cómputo, más conocida por el acrónimo
inglés SCSI es una interfaz estándar para la transferencia de datos entre 
distintos dispositivos del bus de la computadora.

80
81
82
83
84
85
EL CHIPSET (I)

86
La palabra Chipset
p p p pertenece a una marca registrada de la compañía Chips & 
g p p
Technologies Inc. de San José California, que introdujo el concepto para muy alta 
escala de  integración de cinco chips para tarjetas madre clónicas en el año 1985. 
La traducción literal sería la de conjunto (set) de integrados (chips). El chipset es el 
conjunto de chips de la motherboard que coordina el intercambio de toda la 
conjunto de chips de la motherboard que coordina el intercambio de toda la
información  que circula por los buses. Forma parte de las motherboard desde sus 
inicios, aunque originalmente era una batería de muchos chips, hoy se reduce a 
un par de estos. El chipset es el soporte vital del procesador en su tarea de 
intercambiar información entre los diferentes componentes del sistema, pues es 
realmente el que determina muchas de las características de expansión y 
tecnología del mismo.

87
El chipset es, por tanto, una integración de diferentes circuitos periféricos de  placa base. Su 
función es, entre otras, la de gestionar el acceso a los datos, así como el proceso de cálculo, 
la de gestión de memoria y la coherencia con la memoria caché de segundo nivel. El chipset,
la de gestión de memoria y la coherencia con la memoria caché de segundo nivel.  El chipset, 
como circuito encargado de mantener toda la lógica del PC que no está integrada en el 
microprocesador ni en el coprocesador asociado al mismo, se encarga de gestionar, en todos 
los casos, las siguientes funciones:
•Direccionamiento, decodificación y mapeado de memoria.
Di i i d difi ió d d i
•Canales DMA
•Control de interfaz de teclado (incluyendo el reseteo por 
software).
•Control de interrupciones.
C t ld i t i
• Control de los cristales de sincronización (reloj).
•Circuito de alimentación de reloj en tiempo real.
•Control de la memoria principal del sistema. 

En algunos casos además, dependiendo del modelo, también puede 
encargarse de:
•Control de la memoria caché externa (L2 y L3)
( y )
•Gestión de las funciones “Turbo”, a nivel lógico.
•Lógica de  los estados de “esperas” programables.
•Velocidad de los buses.
Además, otra denominación del chipset es la de ASIC’s
Además otra denominación del chipset es la de ASIC’s (Aplication‐Specific‐Integration‐
(Aplication Specific Integration
Circuits, Circuito  integrado de aplicación específica) que da Intel  a algunos de sus integrados 
de aplicación específica como el PCIset, el AGPset, etc.
88
Arquitectura de buses del sistema
Una de las razones de la existencia del chipset es la evolución de la llamada arquitectura de 
los buses del sistema, en la cual se carecía de este inicialmente y al paso del tiempo se llegó 
al necesario diseño y utilización de estos.

89
Si bien, para obtener las 
características específicas de 
una ranura de expansión es 
d ó
necesario utilizar algunos 
circuitos integrados 
particulares, la comunicación  
entre ranuras de diferentes 
d dif
características se logra 
mediante el llamado chipset.

90
91