Professional Documents
Culture Documents
Revisão:
Circuitos Combinacionais
Circuitos Sequênciais
Máquinas de Estados
x S y x S y
(digital) (analógico)
x x
y t y t
t t
Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt
Aula
Sistema Digitais 1
Definição (cont.)
Processamento de sinal
ADC e armazenamento DAC
Verificar funcionalmente
através de simulação lógica transistores
com e sem atraso.
Chip
ALGORITMO HARDWARE
waffer
– densidade de integração , área ocupada
– consumo de potência
– freqüência de operação
– custo de fabricação
Compromisso:
Custo X tempo de projeto X desempenho
10100011001
S=E E S NOT
E1 S
S = E1 . E2 E2 NAND
E1 S NOR
S = E1 + E2 E2
E1 E1
E2
S E2
S XOR
... XNOR ...
En En
B2 D2
comparador
A1
B1 D1
A0
B0 D0
Multiplexador 4:1
A0 00 S1
A1 01 A3 S0
10 mux
A2
11 A2
A3 mux
A1
S1 S0
10
1 1
0 A0
Multiplexador 4:1
A0 00
A1 01 A0
10 mux
A2
11
A3 A1
mux
A2
S1 S0
10
1 1
0
A3
Somador Ripple-Carry
A3 B3 A2 B2 A1 B1 A0 B0
Cin
C2 C1 C0
C3
S3 S2 S1 S0
HA HA HA HA
A ⇒ a3 a2 a1 a0
B ⇒ b3 b2 b1 b0 s0
_____________________________________________
s4(Cout) s3 s2 s1 s0 HA HA HA
s1
HA: half adder
HA HA
s2
HA
s4 s3
B0 0
S1 S0 Função A0
A0
0 0 soma A+B 1 0
0 1 subtração A-B
1 0 inversão de A
S0
1 1 comparação C0 FA
1 0
S1
F0
Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt
Aula
Revisão: Circuitos Combinacionais 1
Blocos lógicos
Bn B1 B0
Bn 0 S0 B1 0 S0 B0 0
An A1 A0 A0
An 1 0 A1 1 0
...
1 0
S0
Cn FA C1 FA C0 FA
1 0 1 0 1 0
S1 S1
S1
Fn F1 F0
• Multiplicador
b3 0 b2 0 b1 0 b0 0
bj sum in
a0
0 ai
P0
a1
0 FA
P1 carry carry
a2 out in
0 sum out
P2
a3
0
P3
P7 P6 P5 P4
R S Q R S Q
R Q R Q
0 0 Q 0 0 invalido
0 1 set 0 1 reset
S Q S Q 1 0 set
1 0 reset
1 1 invalido 1 1 Q
clk R S Q clk R S Q
R Q
1 0 0 Q 0 0 0 invalido
R Q 1 0 1 set 0 0 1 reset
1 1 0 reset S Q 0 1 0 set
S Q 1 1 1 Invalido 0 1 1 Q
0 X X Q 1 X X Q
clk
clk
J K Q D
J Q Q clk D Q
0 0 Q
1 0 0
0 1 set Q
K Q 1 1 1
1 0 reset
0 X Q
1 1 Q
clk
clk J K Q clk D Q
D Q
1 0 0 Q 0 0 0
J Q 1 0 1 set 0 1 1
1 1 0 reset Q 1 X Q
K Q 1 1 1 Q
0 X X Q
clk
clk
clk R S Q
0 0 Q D Q clk D Q
R Q 0 1 set
0 0
1 0 reset
Q Q 1 1
S 1 1 Invalido
X X X Q X X Q
clk clk
clk J K Q clk D Q
D Q
0 0 Q 0 0
J Q 0 1 set 1 1
1 0 reset Q X X Q
K Q 1 1 Q
X X X Q
clk
clk
D clk D Q
dado dado
clk X X Q
Q
Reset síncrono
D clk reset enable D Q
reset enable 1 X X reset
clk 0 1 dado dado
0 0 X Q
Q X X X X Q
Reset assíncrono
D clk reset enable D Q
reset enable X 1 X X reset
clk 0 1 dado dado
0 0 X Q
Q X 0 X X Q
(Σ, X, g, x0, F)
Onde:
Σ é um alfabeto finito
X é um conjunto finito de estados
g é a função de transição de estado g : X x Σ -> X
X0 é o estado inicial, x0 ∈ X
F é o conjunto de estados finais, F ⊆ X.
estado
S1
A=‘0’ F=‘1’;
clk F
saídas
A=‘1’
estado
S1
A=‘0’
F=‘0’; clk
A=‘1’
F=‘1’;
Disciplina: Sistemas Digitais – Profa. Dra. Fernanda Gusmão de Lima Kastensmidt
Aula
Maquina de Estados Finitos 1
TIPO MEALY Solucionar problemas de estabilização
estado
S1
A=‘0’
F=‘0’;
clk
A=‘1’
F=‘1’;
Sinal A
Saida D (detectou D=1)
clk reset