Magistrale asincrone

Magistralele asincrone elimină neajunsurile celor sincrone, deoarece în

locul semnalului de ceas se utilizează un protocol logic între emiţător şi receptor
(handshake).
Pentru operaţia de citire, după depunerea adresei şi activarea semnalelor
MREQ şi RD, dispozitivul master activează semnalul MSYN (Master
SYNchronization). După detectarea acestui semnal, dispozitivul slave depune
data şi activează apoi semnalul SSYN (Slave SYNchronization) semnalând
disponibilitatea datei.
Dispozitivul master detectează activarea semnalului SSYN , memorează
data şi apoi dezactivează liniile de adrese, împreună cu semnalele MREQ , RD
şi MSYN , dezactivarea acestuia din urmă marcând terminarea ciclului.
Dispozitivul slave detectează dezactivarea lui MSYN şi, la rândul său,
dezactivează şi invalidează datele, ajungându-se în starea iniţială cu toate
semnalele dezactivate în aşteptarea unui nou ciclu.
Sintetic, acţiunile aferente protocolului sunt:
1. se activează MSYN ;
2. se activează SSYN ca răspuns la activarea lui MSYN ;
3. MSYN este dezactivat ca răspuns la activarea lui SSYN ;
4. SSYN este dezactivat ca răspuns la activarea lui MSYN .
Cu toate că magistralele asincrone rezolvă o parte din neajunsurile M
sincrone, în multe cazuri sunt preferate acestea din urmă, deoarece ele necesită
mai puţine linii, realizarea este mai simplă şi, în consecinţă, sunt mai ieftine.