Professional Documents
Culture Documents
Facultad de Ingenierı́a
Escuela de Ingenierı́a Eléctrica
IE0308 – Laboratorio Eléctrico I
II ciclo 2018
Anteproyecto 03
17 de setiembre 2018
Índice
1. Objetivos 1
1.1. Objetivos General . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
1.2. Objetivos Especı́ficos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
2. Nota teórica 2
2.1. Explique la operación de los transistores BJT y JFET, haciendo énfasis en sus
caracterı́sticas eléctricas más importantes. Muestre sus zonas de operación. . . . 2
2.1.1. Transistores BJT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
2.1.2. Transistor JFET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
2.2. Ganancia de corriente β de un transistor BJT, ası́ como la corriente de saturación
IDSS y la tensión de compuerta fuente de apagado VGSof f del transistor JFET. . 5
2.3. ¿Cuáles configuraciones existen para un amplificador lineal de tensión con un
transistor BJT?¿Cuáles para uno con un transistor FET? . . . . . . . . . . . . . 6
2.3.1. Caracterı́sticas de cada configuración para BJT. . . . . . . . . . . . . . . 6
2.3.2. Configuraciones para el JFET . . . . . . . . . . . . . . . . . . . . . . . . 6
2.4. Comparación entre . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
2.4.1. NTE123A y NTE159M . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
2.4.2. 2N3819 y 2N3820 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
2.5. Investigue y explique que es máxima excursión simétrica en un amplficador lineal
y mencione la importancia de esta al realizar un diseño de amplificador. . . . . . 7
2.6. ¿Cuál es la función de los capacitores de acople y desacople en un amplificador
lineal de tensión construido con transistores? ¿Cómo modifica la respuesta en
frecuencia del circuito? ¿Qué importancia tienen? . . . . . . . . . . . . . . . . . 8
2.7. ¿Qué es un par Darlington? ¿Cuál es su función? . . . . . . . . . . . . . . . . . 8
3. Diseño 10
3.1. Etapa de entrada con un amplificador de drenaje común utilizando un transistor
2N3819 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
3.2. Etapa de amplificación de tensión con un aplificador de emisor común utilizando
un transistor 2N2222A . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
3.3. Conexión en cascada de los amplificadores . . . . . . . . . . . . . . . . . . . . . 16
4. Lista de equipos 18
5. Lista de componentes 19
6. Procedimiento 20
7. Anexos 22
ii
Índice de figuras
1. Transistor tipo NPN y PNP.[3] . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
2. Curvas caracterı́sticas del BJT[4] . . . . . . . . . . . . . . . . . . . . . . . . . . 3
3. Transistores JFET. Canal n y canal p.[5] . . . . . . . . . . . . . . . . . . . . . . 3
4. Operación del JFET[5] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
5. Curva caracterı́stica del drenaje en un JFET[5] . . . . . . . . . . . . . . . . . . 4
6. Relación entre la curva caracterı́stica de drenaje y la curva de transferencia
universal de un JFET.[5] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
7. Máxima excursión simétrica.[11] . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
8. Par Darlingto.[12] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
9. Configuración drenaje común para la etapa de entrada (Autorı́a propia) . . . . . 10
10. Señal de entrada y salida para el amplificador de drenaje común (Autorı́a propia) 11
11. Respuesta en frecuencia de la señal de salida para la configuración de drenaje
común (Autorı́a propia) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 12
12. Configuración emisor común para la etapa de amplificación (Autorı́a propia) . . 13
13. Señal de entrada y salida para el amplificador de emisor común (Autorı́a propia) 14
14. Respuesta en frecuencia de la señal de salida para la configuración de emisor
común (Autorı́a propia) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
15. Respuesta en frecuencia de la señal de salida para la configuración de emisor
común (Autorı́a propia) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
16. Señal de entrada y salida al conectar ambos amplificadores en cascada (Autorı́a
propia) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
17. Respuesta en frecuencia de la señal de salida al conectar ambos amplificadores
en cascada (Autorı́a propia) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
iii
Índice de tablas
1. BJT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
2. JFET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
3. NTE123A y NTE159M . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
4. 2N3819 y 2N3820 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
5. Lista de equipos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
6. Lista de componentes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
7. Barrido de frecuencias . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
iv
1. Objetivos
1.1. Objetivos General
Utilizar transistores BJT y JFET en circuitos amplificadores.
1
2. Nota teórica
2.1. Explique la operación de los transistores BJT y JFET, ha-
ciendo énfasis en sus caracterı́sticas eléctricas más importantes.
Muestre sus zonas de operación.
2.1.1. Transistores BJT
El transistor BJT es un dispositivo semiconductor que consta de tres capas de material.
Según el orden de éstas tres capas podemos clasificarlos en transistor npn (dos capas de material
tipo n y una tipo p) y transistor pnp (dos capas de material tipo p y una tipo n), recordemos
que el material tipo n es el que posee un electrón de más en su capa de valencia, mientras que el
tipo p posee un hueco o espacio libre. Los transistores tipo pnp y npn se muestran en la figura
1, poseen tres termianles que se distinguen como Emisor, colector y base.
Saturación.
Corte.
En la siguiente figura se muestran las curvas caracterı́sticas del BJT. En primer lugar se puede
observar la curva de entrada la cual es la relación entre la corriente que pasa por la base IB y la
tensión entre la base y el emisor, observamos que con una tensión VBE de 0,7V se produce una
corriente en el transistor, si la tensión en menor entramos en zona de corte y si la tensión excede
los 0,7V estaremos en zona de saturación. La curva de salida nos relaciona la corriente en el
colector IC con la tensión entre el colector y el emisor. Se nos dan tres zonas de funcionamiento,
cuando la corriente es de 0A estamos en zona de corte por lo que no fluye ninguna corriente
2
por el transistor, en la zona de conducción en donde la tensión VCE es superior a 0,2V es es
donde se produce una amplificación de la señal. En la zona de saturación la tensión es menor
a 0,2V. [4]
La operación básica del JFET se muestra en la siguiente figura en donde se utiliza un JFET
3
de canal N. VDD es el voltaje entre el drenaje y la fuente y suministra una corriente mientras
que VGG es el voltaje de polarización en inversa entre la compuerta y la fuente.
Por su parte las curvas caracterı́sticas de un JFET se muestran en la figura 5. Vemos que
haciendo un corto entre la compuerta y la fuente y conectandolas a tierra iniciamos con un
voltaje VGS = 0, a medida que VDD , y por lo tanto VDS se incrementa a partir de 0V ID se
va a comportar como muestra la curva de la figura 5b entre los puntos A y B. En el punto B
el voltaje alcanza el Voltaje de Estrangulamiento VP , el cual da inicio a la región activa del
transistor donde ID se vuelve practicamente constante. El valor en donde la corriente de drenaje
ID se estabiliza se conoce como Corriente de Drenaje a Fuente con Compuerta Cortocircuitada
IDSS , por sus siglas en inglés.
Por su parte para controlar la corriente de drenaje ID se observa que incrementando nega-
tivamente el voltaje en la fuente VGG ésta corriente disminuye como se muestra en la figura 6.
4
Finalmente se muestra la curva caracterı́stica de transferencia universal del JFET y su relación
con la curva caracterı́stica de drenaje. Se puede observar que VGS va a controlar la corriente en
el drenaje cuando toma valores desde cero hasta VGS(corte) . [5]
5
2.3. ¿Cuáles configuraciones existen para un amplificador lineal de
tensión con un transistor BJT?¿Cuáles para uno con un tran-
sistor FET?
2.3.1. Caracterı́sticas de cada configuración para BJT.
En la tabla 1 se muestran algunas configuraciones más comunes para el transistor BJT, sin
embargo existen muchas más. [3] [5] [6] [7].
Tabla 1: BJT
Configuraciones para transistor BJT
Configuración Ganancia de tensión Impedancia de entrada Impedancia de salida
Colector Común Ninguna Alta =
˜ 35 kΩ Baja =
˜ 700 Ω
Base Común Media Baja =
˜ 500 Ω Alta =
˜ 40 kΩ
Emisor Común Alta Baja =
˜ 850 Ω Alta =
˜ 50 kΩ
Realimentación del colector Alta Baja =
˜ 500 Ω Alta =
˜ 10 kΩ
Polarización fija Alta Media =
˜ 1 kΩ Media =
˜ 5 kΩ
Tabla 2: JFET
Configuraciones para transistor JFET
Configuración Ganancia de tensión Impedancia de entrada Z de salida
(Drain) Drenaje Común Ninguna Alta =
˜ 10 MΩ Baja =
˜ 100 Ω
(Gate) Compuerta Común Media Baja =˜ 1 kΩ Media =
˜ 2 kΩ
(Source) Fuente Común Media Alta =
˜ 10 MΩ Media =
˜ 2 kΩ
Polarización fija Media Alta =
˜ 10 MΩ Media =
˜ 2 kΩ
Polarización por división de tensión Media Alta =
˜ 10 MΩ Media =
˜ 2 kΩ
6
Tabla 3: NTE123A y NTE159M
7
Figura 7: Máxima excursión simétrica.[11]
8
Figura 8: Par Darlingto.[12]
9
3. Diseño
3.1. Etapa de entrada con un amplificador de drenaje común utili-
zando un transistor 2N3819
Para el diseño de la etapa de entrada, se utilizó la configuración de drenaje común y la corriente
de punto de operación utilizada para obtener los siguientes resultados es de 5 mA.:
El primer inciso solicita una ganancia de tensión mayor o igual a 0.6, en éste caso se utilizó una
ganancia de 0.6 y para modelarla se utilizó la ecuación 3.
gm (RS ||RL )
Av = (3)
1 + gm (RS ||RL )
RS = 290,21 Ω (4)
Lo siguiente es obtener una impedancia de entrada mayor o igual a 100 kΩ, por lo tanto, la
impedancia de entrada para ésta configuración se obtiene de la siguiente manera:
Zi = RG = 150 kΩ (5)
10
Para calcular la impedancia de salida del circuito, tomando en consideración que debe ser menor
o igual a 5 kΩ, se puede obtener utilizando la ecuación 6.
1
Zo = RS || (6)
gm
Dando como resultado lo siguiente:
Zo = 116,06 Ω (7)
Para obtener una frecuencia de corte en bajo que sea menor o igual a 2 kHz, hay que consi-
derar cada uno de los capacitores que posee el circuito, de manera que, se analiza el circuito
equivalente visto por cada uno de los capacitores y obtener la frecuencia de corte a la que tra-
bajan cada uno de ellos. Por lo tanto, la frecuencia de todo el sistema será la mayor frecuencia
obtenida de entre todos los capacitores.
Entonces, utilizando una frecuencia de corte en bajo de 2 kHz para el capacitor de la en-
trada, obtenemos el valor de la capacitancia utilizando la ecuación .
1
fLG = (8)
2πZi CG
Despejando la capacitancia se obtiene lo siguiente:
CG = 530,51 pF (9)
Se sigue el mismo procedimiento para el capacitor en la salida:
1
fLS = (10)
2πZS CS
Dónde:
1
ZS = Zo = RS || (11)
gm
Despejando la capacitancia se obtiene el siguiente resultado:
CS = 686 nF (12)
Las siguientes simulaciones demuestran los datos obtenidos anteriormente:
Figura 10: Señal de entrada y salida para el amplificador de drenaje común (Autorı́a propia)
11
Como se puede apreciar la señal de entrada tiene una amplitud de 100 mV, mientras que la
salida tiene 60 mV, ésto se debe al valor de la ganancia de tensión de 0.6, encargada de reducir
la amplitud de la señal de entrada.
Figura 11: Respuesta en frecuencia de la señal de salida para la configuración de drenaje común
(Autorı́a propia)
12
3.2. Etapa de amplificación de tensión con un aplificador de emisor
común utilizando un transistor 2N2222A
Para la etapa de amplificación se utilizó la configuración de emisor común, y la corriente de
operación utilizada para obtener los siguientes resultados es de 5 mA:
Figura 12: Configuración emisor común para la etapa de amplificación (Autorı́a propia)
13
Como resultado final se obtiene lo siguiente:
R1 = 0,9413R2 (17)
Para éste caso se decidió utilizar una resistencia R2 = 300 kΩ, por lo tanto R1 = 282 kΩ Lo
siguiente es obtener la resistencia en el emisor RE y la resistencia en el colector RC . Para eso,
se utiliza la ecuación 15 para obtener RE , obteniendo lo siguiente:
RE = 150 Ω (18)
Para obtener RC es necesario utilizar la fórmula para la ganancia de tensión, la cual está dada
de la siguiente manera:
RC
Av = − (19)
RE
Como la ganancia es de 8, y además es una magnitud, entonces el valor de RC es el siguiente:
RC = 1200 Ω (20)
Para la frecuencia de corte en bajo del sistema de 6 kHz, se hace el mismo procedimiento que
se realizó en la etapa de entrada.
Figura 13: Señal de entrada y salida para el amplificador de emisor común (Autorı́a propia)
14
Como se puede observar, la señal en la salida aumenta su amplitud debido a la ganancia de
tensión, sin embargo la ganancia resultó ser de 7 en vez de 8, probablemente éste cambio se
deba a la variación de los valores en la hoja de fabricante a la hora de simularlo en TINA.
Figura 14: Respuesta en frecuencia de la señal de salida para la configuración de emisor común
(Autorı́a propia)
Se observa que la ganancia máxima para el amplificador es de 17 dB, además posee una fre-
cuencia de corte de 6 kHz.
15
3.3. Conexión en cascada de los amplificadores
Los amplificadores se conectan en cascada de la siguiente manera:
Figura 15: Respuesta en frecuencia de la señal de salida para la configuración de emisor común
(Autorı́a propia)
Para demostrar que las ganancias de los amplificadores se multiplican al estar conectados en
cascada, se puede observar mediante la siguiente gráfica:
Figura 16: Señal de entrada y salida al conectar ambos amplificadores en cascada (Autorı́a
propia)
16
Para la respuesta en frecuencia se obtiene lo siguiente:
17
4. Lista de equipos
La lista de equipos utilizados en el experimento se muestra
18
5. Lista de componentes
La lista de componentes utilizados en el experimento se muestra en la Tabla 2.
19
6. Procedimiento
Primero se va a trabajar con el transistor BJT, se deben encontrar de manera experimental
la ganancia de corriente β para el punto de operación dado, además con el JFET se deben
determinar la corriente de saturación IDSS y la tensión de compuerta fuente de apagado Vp .
Luego se deben armar los circuitos diseñados para obtener el punto de operación de cada uno, se
deben comparar con los obtenidos teóricamente. Se procede a realizar un barrido de frecuencia
para cada uno de los amplificadore, con 10 medidas por década desde 10Hz hasta 100 kHz para
luego realizar una gráfica de ganancia contra frecuencia, determinar la frecuencia de corte y el
ancho de banda del circuito. Luego se deben armar todos los circuitos diseñados en cascada para
realizar otro barrido de frecuencias y verificar si las dos etapas juntos cumplen con la ganancia
de tensión y la frecuencia de corte en bajo que se esperan. Para determinar la corriente IDSS se
conecta la compuerta con el potencial del drenaje, luego se conecta una resistencia al drenaje
y una fuente variable a esa resistencia, se varı́a hasta que la tensión se estabilice, en ese punto
se está en región activa por lo que se procede con ley de ohm. Para Vp se usa esta misma
configuración solo que se añade una fuente variable en paralelo a una resistencia de prueba en
la compuerta, con el transistor en región activa se establece VGS = 0 y se varı́a hasta que IDS
sea cero lo cual se puede conocer en la resistencia en el drenaje. Para los barridos de frecuencia
se utilizara una tabla como la siguiente:
20
Bibliografı́a
[1] Boylestad R. & Nashelsky L. (2009). Electrónica: Teorı́a de circuitos y dispositivos electróni-
cos.. México: Pearson
[2] Guerrero, Juan S Guerrero & González, (2009). Instrumentation of an Array of Ultrasonic
Sensors and Data Processing for Unmanned Aerial Vehicle (UAV) for Teaching the Applica-
tion of the Kalman Filter. Procedia Computer Science
[8] NTE Electronics NTE123A (NPN) & NTE159M (PNP) Silicon Complementary
Transistors General Purpose . Obtenido 16 de setiembre del 2018 de: http :
//www.f arnell.com/datasheets/198504.pdf
[9] Temic Semiconductors N-Channel JFET. Obtenido 16 de setiembre del 2018 de: http :
//www2.eng.cam.ac.uk/ dmh/ptialcd/jf et/2N 3819.pdf
[11] R. Carrillo, J.I.Huircan. 2El Transistor como AmpliÖcador. Obtenido 16 de setiembre del
2018 de: http : //146,83,206,1/ jhuircan/P DFC T OI/T 03IEE2.pdf
21
7. Anexos
22
NTE123A (NPN) & NTE159M (PNP)
Silicon Complementary Transistors
General Purpose
Description:
The NTE123A (NPN) and NTE159M (PNP) are widely used “Industry Standard” complementary transis-
tors in a TO18 type case designed for applications such as medium–speed switching and amplifiers from
audio to VHF frequencies.
Features:
D Low Collector Saturation Voltage: 1V (Max)
D High Current Gain–Bandwidth Product: fT = 300MHz (Min) @ IC 20mA
1
TO-92
NOTES:
1) These rating are based on a maximum junction temperature of 150 degrees C.
2) These are steady limits. The factory should be consulted on applications involving pulsed or low duty cycle operations.
Notes
a. TA = 25C unless otherwise noted. NH
b. Typical values are for DESIGN AID ONLY, not guaranteed nor subject to production testing.
c. Pulse test: PW 300 ms, duty cycle 2%.
d. This parameter not registered with JEDEC.
Typical Characteristics
Drain Current and Transconductance On-Resistance and Output Conductance
vs. Gate-Source Cutoff Voltage vs. Gate-Source Cutoff Voltage
20 10 500 100
rDS(on) – Drain-Source On-Resistance ( W )
16 400
8 4 200 40
2 Siliconix
S-52424—Rev. C, 14-Apr-97