Diseño Combinacional en MSI.

Circuitos MSI
Son los circuitos combinacionales que integran de 10 a
100 componentes lógicos para efectuar su
funcionamiento
Multiplexores (selectores de datos)
Un multiplexor (MUX) es un dispositivo que permite dirigir la
información digital procedente de diversas fuentes a una
única línea para ser transmitida a través de dicha línea a un
destino común
El multiplexor básico posee varias líneas de entrada de datos y
una única línea de salida. También posee entradas de
selección de datos, que permiten conmutar los datos digitales
provenientes de cualquier entrada hacia la línea de salida. A
los multiplexores también se les conoce como selectores de
datos
Esquema de un MUX
El símbolo lógico de un multiplexor (MUX)
de cuatro entradas dispone de dos líneas
de selección de datos, dado que con dos
bits se puede seleccionar cualquiera de las
cuatro líneas de entrada de datos.
Tabla de verdad
Lógica necesaria
Lógica necesaria
Es importante recordar que solo tenemos una salida por lo tanto se
requiere implementar un OR para tener la función final basado en el
análisis previamente realizado
Circuito de un MUX de 4 entradas
Anexo
Un bus es una ruta interna por la que se envían señales eléctricas
desde una parte a otra de un sistema digital.
En las redes de computadoras, un bus compartido es aquél que está
conectado a todos los microprocesadores del sistema, con el fin de
intercambiar datos. Un bus compartido puede contener dispositivos de
memoria y de entrada/salida a los que pueden acceder todos los
microprocesadores del sistema.
El acceso al bus compartido se controla mediante un multiplexor, el
cual hace que sólo un procesador utilice cada vez el bus compartido del
sistema.
Circuitos integrados MUX
• EL CUÁDRUPLE MULTIPLEXOR/SELECTOR DE DATOS DE 2 ENTRADAS
74HC157
• EL MULTIPLEXOR/SELECTOR DE DATOS DE 8 ENTRADAS 74LS151
CI 74HC157
El 74HC157 está formado por cuatro multiplexores de
dos entradas. Cada uno de los cuatro multiplexores
comparten una misma línea de selección de datos y
una de habilitación (enable). Ya que sólo existen dos
entradas de datos que puedan ser seleccionadas en
cada multiplexor, es suficiente con tener una única
entrada de selección.
CI 74HC157
El 74HC157 está formado por cuatro multiplexores de
dos entradas. Cada uno de los cuatro multiplexores
comparten una misma línea de selección de datos y
una de habilitación (enable). Ya que sólo existen dos
entradas de datos que puedan ser seleccionadas en
cada multiplexor, es suficiente con tener una única
entrada de selección.
CI 74LS151
El 74LS151 tiene ocho entradas de datos (D0 −D7) y,
por tanto, tres líneas de entrada de dirección o de
selección de datos (S0-S2). Se necesitan tres bits para
seleccionar cualquiera de las ocho entradas de datos
CI 74LS151
Ejemplo de
aplicación
DEMULTIPLEXORES
Un demultiplexor (DEMUX) básicamente realiza la
función contraria a la del multiplexor. Toma datos de
una línea y los distribuye a un determinado número de
líneas de salida. Por este motivo, el demultiplexor se
conoce también como distribuidor de datos.
El DEMUX de una línea a cuatro lineas
La línea de entrada de datos está conectada a todas las puertas AND.
Las dos líneas de selección de datos activan únicamente una puerta
cada vez y los datos que aparecen en la línea de entrada de datos
pasarán a través de la puerta seleccionada hasta la línea de salida de
datos asociada
EL DEMULTIPLEXOR 74HC154
Ya se había mencionado el 74HC154 como decodificador de 4-
líneas a 16-líneas. Este dispositivo, así como otros
decodificadores, se utiliza también en diversas aplicaciones
como demultiplexor.

Cuando se utiliza con este fin, se usan las líneas de entrada

como líneas de selección de datos, una de las entradas de
activación del chip se usa como línea de entrada de datos y la
otra se mantiene a nivel BAJO.
Comparadores
La función básica de un comparador consiste en
comparar las magnitudes de dos cantidades binarias
para determinar su relación. En su forma más sencilla,
un circuito comparador determina si dos números son
iguales.
Igualdad
La puerta OR-exclusiva se puede emplear como un comparador básico,
ya que su salida es 1 si sus dos bits de entrada son diferentes y 0 si son
iguales.
Los dos bits menos significativos (LSB) de ambos números se comparan
mediante la puerta G1 y los dos más significativos (MSB) son
comparados mediante la puerta G2. Si los dos números son iguales, sus
correspondientes bits también lo son, y la salida de cada puerta OR-
exclusiva será 0. Si los correspondientes conjuntos de bits no son
idénticos, la salida de la puerta OR-exclusiva será un 1.
Para obtener un único resultado de salida que indique la igualdad o
desigualdad entre los dos números, se pueden usar dos inversores y
una puerta AND. La salida de cada puerta OR-exclusiva se invierte y se
aplica a la entrada de la puerta AND.
Por tanto, la salida de la puerta AND indica la igualdad (1) o
desigualdad (0) entre dos números.
Desigualdad
Además de disponer de una salida que indica si los dos
números son iguales, muchos circuitos integrados
comparadores tienen salidas adicionales que indican cuál de
los dos números que se comparan es el mayor.
Esto significa que existe una salida que indica cuándo el
número A es mayor que el número B (A > B) y otra salida que
indica cuándo A es menor que B (A < B)
Símbolo lógico para un comparador de 4 bits
con indicación de desigualdad.
Para determinar una desigualdad entre los números binarios A y B, en
primer lugar se examina el bit de mayor orden de cada número. Las
posibles condiciones son las siguientes:
1. Si A3 = 1 y B3 = 0, entonces A es mayor que B.
2. Si A3 = 0 y B3 = 1, entonces A es menor que B.
3. Si A3 = B3, entonces tenemos que examinar los siguientes bits de
orden inmediatamente inferior.
El procedimiento general utilizado en un comparador consiste en
comprobar una desigualdad en cualquier posición de bit, comenzando
por los bits más significativos (MSB). Cuando se encuentra una
desigualdad, la relación entre ambos números queda establecida y
cualquier otra desigualdad entre bits con posiciones de orden menor
debe ignorarse, ya que podrían indicar una relación entre los números
completamente opuesta. La relación de más alto orden es la que tiene
prioridad.
Comparador
Principio: El circuito compara dos entradas binarias (A y
B de n bits) para indicar la relación de igualdad o
desigualdad entre ellas por medio de "tres banderas
lógicas" que corresponden a las relaciones A igual B, A
mayor que B y A menor que B. Cada una de estas
banderas se activara solo cuando la relación a la que
corresponde sea verdadera, es decir, su salida será 1 y
las otras dos producirán una salida igual a cero.
Comparador de un bit
Tabla de verdad
Comparador de 4 bits
Comparador de 4 bits
• A=B Deben ser iguales cada uno de sus bits.
• A>B Recorremos todos los bits de A y B desde el mas
significativo hasta que A sea 1 y B sea 0.
• A<B Recorremos todos los bits de A y B desde el mas
significativo hasta que A sea 0 y B sea 1.
Operación A=B
Se deben examinar los 4 casos con 4 xor con salida invertida.
Es decir vamos a verificar que las entradas sean iguales y en
caso de que lo sean activarán la bandera de igualdad
Operación A=B
A>B
A>B
¿Quienes cumplen con la condición?
A>B

Obteniendo una función:

Para el primer caso, A3 debe ser uno y B3 debe ser cero por lo tanto se
necesita una multiplicación: 𝐴3𝐵3
A>B

Obteniendo una función:

Para el segundo caso, A3 y B3 deben ser iguales y A2 debe ser 1 y B2
debe ser cero por lo tanto: 𝐴3⨁𝐵3 ∗ 𝐴2𝐵2
A>B

Obteniendo una función:

Para el tercer caso, A3, B3, A2 Y B2 deben ser iguales y A1 debe ser 1 y
B1 debe ser cero por lo tanto: 𝐴3⨁𝐵3 ∗ 𝐴2⨁𝐵2 ∗ 𝐴1𝐵1
A>B

Obteniendo una función:

Para el último caso, A3, B3, A2, B2, A1 Y B1 deben ser iguales y A0 debe
ser 1 y B0 debe ser cero por lo tanto: 𝐴3⨁𝐵3 ∗ 𝐴2⨁𝐵2 ∗ 𝐴1⨁𝐵1 ∗
𝐴0𝐵0
A>B

Obteniendo una función:

F= 𝐴3𝐵3+ 𝐴3⨁𝐵3 ∗ 𝐴2𝐵2 + 𝐴3⨁𝐵3 ∗ 𝐴2⨁𝐵2 ∗ 𝐴1𝐵1+ 𝐴3⨁𝐵3 ∗
𝐴2⨁𝐵2 ∗ 𝐴1⨁𝐵1 ∗ 𝐴0𝐵0
Sumadores BCD
Principio
Al efectuar la suma de dos números representados en el
código BCD con un sumador binario, la suma a la salida del
sumador puede no estar representada en BCD.
Etapa de corrección
La corrección consiste en sumar el número 6 (0110) a los cuatro bits
menos significativos del resultado de la suma si se dan las siguientes
condiciones:
• si hubo un acarreo en la suma (ejemplo 2)
• o si no hubo acarreo y el resultado fue > 9 (1001) (ejemplo 1)
En cualquiera de las situaciones anteriores, el dígito decimal de mayor
orden = 0001.
Correcciones
• si no hubo acarreo y el resultado fue > 9 (1001) (ejemplo 1)
Correcciones
• si hubo un acarreo en la suma (ejemplo 2)
Requerimiento de diseño
Se requiere diseñar un sistema digital utilizando dos
sumadores y un mínimo de compuertas lógicas para
sumar dos dígitos decimales (BCD) y que el resultado
de la suma esté también en BCD. Finalmente se debe
mostrar el resultado en un display de 7 segmentos .
Requerimientos
• Sumador
• Codificador
• Display de 7 segmentos
• Comparador
Funcionamiento

El primer sumador de la izquierda

suma los dos dígitos decimales
colocados en los codificadores.
Funcionamiento

Si la salida de acarreo de
este sumador =0 y el
resultado de esta suma no
es mayor que 9, no se
efectúa ninguna corrección,
pues el segundo sumador le
suma 0000 al resultado
obtenido por el primer
sumador
Funcionamiento

Si se da la condición de
que CarryOut = 1 o
(P>Q) = 1 , entonces se
suma el número 6
(0110) en el segundo
sumador. Si no el
número no se modifica