Professional Documents
Culture Documents
PASÓ 4
PRESENTADO PRO:
CARLOS MIGUEL CARDONA
PRESENTADO A:
CARLOS ARTURO VIDES
GRUPO:
100414_145
Objetivos Específicos
a) (𝑥 + 𝑦)(𝑥 + 𝑦′)
Solución:
(x + y)(x + y ′ ) = x + yy ′
𝐱 = "0" ; 𝐲 = "𝟎"
𝑺𝒂𝒍𝒊𝒅𝒂 = "𝟎".
Segunda simulación;
𝐱 = "0" ; 𝐲 = "𝟏"
𝑺𝒂𝒍𝒊𝒅𝒂 = "𝟎".
Tercera simulación;
𝐱 = "1" ; 𝐲 = "𝟎"
𝑺𝒂𝒍𝒊𝒅𝒂 = "𝟏".
Cuarta simulación;
𝐱 = "1" ; 𝐲 = "𝟏"
𝑺𝒂𝒍𝒊𝒅𝒂 = "𝟏".
Según se verifica en las salidas para el circuito, esta exhibe el mismo
estado que el de la entrada “x”. Es decir, esta salida solo depende del
estado de esta expresión booleana tal y como se aprecia en la reducción
de la expresión valiéndonos del Algebra de Boole.
X y Salida
0 0 0
0 1 0
1 0 1
1 1 1
b) 𝐱𝐲𝐳 + 𝐱 ′ 𝐲 + 𝐱𝐲𝐳′
Solución:
En Algebra de Boole aplica también la ley distributiva, podemos
reescribir la expresión de la forma que se muestra:
X Y Z Salida
0 0 0 0
0 0 1 0
0 1 0 1
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 1
1 1 1 1
c) 𝐱𝐳 + 𝐱′𝐲𝐳
Solución
Aplicando ley distributiva en la expresión Booleana:
𝐱𝐳 + 𝐱′𝐲𝐳 = (𝐱 + 𝐱 ′ 𝐲)𝐳
X Y Z Salida
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 0
1 1 1 1
Se demuestra, que ambos circuitos presentan el mismo comportamiento.
d) 𝐱𝐲 + 𝐲(𝐰𝐳 + 𝐰𝐳′)
Solución:
𝐱𝐲 + 𝐲(𝐰𝐳 + 𝐰𝐳 ′ ) = 𝐱𝐲 + 𝐲𝐰
𝐱𝐲 + 𝐲(𝐰𝐳 + 𝐰𝐳′)
Se evaluará la salida con respecto a los estados en cada entrada como
se muestra:
(𝐱 + 𝐰)𝐲
x Y z w Salida
0 0 0 0 0
0 0 0 1 0
0 0 1 0 0
0 0 1 1 0
0 1 0 0 0
0 1 0 1 1
0 1 1 0 0
0 1 1 1 1
1 0 0 0 0
1 0 0 1 0
1 0 1 0 0
1 0 1 1 0
1 1 0 0 1
1 1 0 1 1
1 1 1 0 1
1 1 1 1 1
a) Circuito Multiplexor:
Este circuito nos permite seleccionar cual entrada queremos visualizar en la salida:
Tabla de Verdad:
S1 S2 Out
0 0 X
0 1 Y
1 0 W
1 1 Z
Qn Qn+1 J K
0 0 0 X
0 1 1 X
1 0 X 1
1 1 X 0
La aplicación para el Flip-Flop se muestra en el literal e.
c) Circuito comparador:
Este es un circuito que compara dos datos de un (1) bit cada uno, de modo que
las salidas se presentan según la siguiente relación:
(A=B)=X'Y'+XY
(A>B)=XY'
(A=B)=X'Y
d) Circuito Sumador:
Un sumador completo es un circuito que suma dos bits, como el
semisumador, pero, además, se tiene en cuenta al acarreo de una suma
anterior y lo incorpora a la suma que se esté realizando.
Hay tres entradas, una para cada bit, y otra para el acarreo.
Tenemos entonces
Dos datos de un bit: a, b.
Un acarreo de entrada: cj
Una salida: S.
Un acarreo de salida: Co
A continuación, se muestra la tabla de verdad:
A b cj Co S
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1
a b cj Co S
0 0 1 0 1
1 0 1 1 0
1 1 1 1 1