1. UVODNO POGLAVLIJE 1.1. Mikroprocesor Mikroprocesor je sloZeni programski upravijivi sklop koji pribavlja, dekodira i izvrsava instrukcije. Dakle, mikroprocesor odgovara po funkeiji i namjeni cen- tralnoj procesnoj jedinici digitalnog raéunala. On se izvodi u tehnologiji visokog ili vrlo visokog stupnja integracije (LSI - Large Scale Integration, VLSI - Very Large Scale Integration). Veéina se mikroprocesora izvodi kao jedan éip', a neki se ostvaruju s vise Sipova (npr. 32-bitni mikro- procesor iAPX 432) Mikroprocesor saobra¢a s memorijskim i ulazno-izla- znim modulima digitalnog sustava: pribavlja instruk- cije ili naredbe, te prima, obraduje i Salje podatke Mikroprocesor, kao centralna procesna jedinica, ima sklopove za rukovanje podacim: ve. pravljacke sklopo- Sklopovi za rukovanje podacima sastoje se od: 2 aritmeticko-logicke jedinice koja izvodi aritme- titke i logitke operacije, © akumulatora koji se upotrebljavaju za privre- meno pohranjivanje operanada sto sudjeluju u aritmeti¢kim ili logi¢kim operacijama, te za meno pohranjivanje rezultata i ulazno-izlaznih po- dataka, a registara opée namjene za pohranjivanje opera- nada i medurezultata, a registara uvjeta ili starus-registara gdje se poje- dini bitovi automatski postavijaju prema rezulta- tima operacije aritmeti¢ko-logitke jedinice ili sta- nja centralne procesne jedinice, © adresnih registara koji sadrde adresu u postupku pribavijanja podataka ili instrukejja, 2 relokacijskih ili segmentnih registara koji se upo- trebljavaju kao kazala za pojedine memorijske segmente u memorijskom prostoru. re Mikroprocesori, vi samo neke od nabroje rema arhitekturi imaju sve ili komponenata Upravljacki sklopovi sastoje se od: 10 posebnog adresnog registra — programskog bro- jila koje sadrdi adresu sljedece instrukcije, 0 instrukcijskog registra gdje se nalazi operacijski kod instrukeije koja se upravo izvrSava, a niza registara pretpribavljenih instrukcija, © sklopova 2a dekodiranje koji dekodiraju opera- ijski kod instrukcije i pobuduju slijed upravijac- kih signala? a sklopova za vremensko vodenje i upravljanje Koji, pobudeni signalima vremenskog vodenja osnovnog generatora, daju unutrasnje i vanjske upravijaéke signale za vremensko vodenje, sinkro- nizaciju i upravljanje prijenosom podataka. Slika 1.1 prikazuje pojednostavnjenu blok-shemu dvaju 16-bitnih mikroprocesora s oznaéenim kompo- hentama za rukovanje podacima i upravijanje. 1.2. Mikroracunalo i mikroracunalski sustav Mikrororaéunalo je raéunalo koje ima centralnu procesnu jedinicu izvedenu u tehnologiji VLSI ili LSI, memoriju s izravnim pristupom (RAM — Ran- dom Acces Memory), ispisnu memoriju (ROM — Read Only Memory), ulazno-izlazne (U/I) medusklo- pove, generator signala vremenskog vodenja, po- moéne sklopove (izvor napajanja, sklop za upuéiva- nie i sl.). Mikroraéunalo moze imati i druge module posebne namjene, kao Sto su npr. memorijska uprav- Ijatka jedinica (MMU — Memory Management Unit), koprocesor ili matematicki procesor, procesor za izravni pristup memoriji (procesor DMA) i sl. Mikroprocesor je konstruiran tako da preko sabir~ nica (engl. bus) saobraéa s memorijskim modulom, modulom U/T i s modulima posebne namjene. Sabir- nica koja predstavija komunikacijski put izmedu mikroprocesora i ostalih modula mikroracunala obigno se naziva vanjska sabirnica’. Vanjska sabir- nica zapravo je skup linija koje su grupirane po namjeni, tako da govorimo 0 adresnoj sabimnici, sabirnici podataka i upravljackoj sabirnici. Slika 1. prikazuje blok-shemu mikroraéunala. ¥ Gip je elektonitki sklop oblikovan u tehnologiji VLSI u skladu 's mikionskim ili podmikronskim pravilima, dimenzija 6 6mm (i vecim) {ima vise od 50 tisuca aktivnih Komponenata * Upravijacka jedinica mirkoprocesora obigno je ostvarena kao mikroprogramirana jedinica (pog. 6) ? Upotebljava sei izraz »sabimnica mikroraéunalaNaprednije arkitekture mikroprocesora registri podataka Steen fea a0 R00 Rao ROI sia RAL accesna ae . = Series podotaca pe ROT Rat Rar karelo stage j picgrarake profilo} Linije zahtjeva _— za prekid — | ak | =e )—_ 2 upravijatki slonali (Gabinnight) = & 32epitna aritmetitxo- “logitke jedinica WA upravijatke jedinica Fine 28 bane podataka UDS, LOS i tad vupravijatkt sigeall i vn Clk RESET sSv/GND Sl. 1.1, Pojednosiavnjena funkcionalna blok-shema dvaju 16-bitnih ‘nikroprocesora (MC 68000) Vrlo se éesto pojam mikroraéunala i mikroracunalski sustav poistovjecuju. Mi éemo pod mikroracunalskim sustavom razumijevati mikroraéunalo s raskoSnijom periferijom (npr. prikazna jedinica s katodnom cije- vi, diskovna jedinica, pisat) i nesto jaéom program- skom opremom (DOS - diskovni operacijski sustav)., Razvoj tehnologije VLSI omoguéio je izvedbu »mi- kroragunala u jednom éipus (engl. »microcomputer- on-a-chip«) koji osim centralne procesne jedinice imaju memorije RAM i ROM, U/I medusklopove, generator signala vremenskog vodenja, programa- bilne vremenske sklopove i sliéno na istom éipu (npr, mikroragunala Intel 8048, ‘IMS 9940, Motorola 6801).Uvodno poglavlie EU - jedinica 29 ixvederie Insteakelja | oeravdjanje 15 HOLD/RBETO HOLDA/RG/GTH a3 AM AL BH BL cH cu. oH os kavalo stoge P kazalo bare 2 Javornl_Indeksri_re fedreaiini_ingaksni_re BIU - jecinica 72 povedivanje s2 sabirmicom is a segmental posetni req kacni_segmen:nl reg. seqmentol re, stoaa segment reg. podstakes xavalo instrukeije \ se-bitna “leaitka ledinica cegietar wate a ees ae ae = —_| aritmnetitko- 0 es jes, ss bs IP (pragramsko brejila} uprauljatea Jedinica > @5,-05,/ALE, INTA 7 cik Reset Mx READY +SV/GND storie 5,-5y ABER, OVA, IIE A abltnitid mediskiepl| ‘pravlianje linije ADy5-ADg registri pretpribavijenin Tnstrakesia| (FIFO struktura) ‘Sl. .1. Pojednostavnjena funkcionalna blok-shema dvaju 16-bitnih mikroprocesora (Imel 8086)