INSTITUTO TECNOLÓGICO SUPERIOR DE

COATZACOALCOS
.

Introducción
En esta práctica presentamos la combinación de dos circuitos reducidos que en
circuitos lógicos solo existen dos posibles condiciones para cualquier entrada o
salida: verdadero o falso. El sistema numérico binario utiliza solo dos dígitos:1 y 0,
por lo que es perfecto para representar relaciones lógicas. Los circuitos lógicos
digitales utilizan intervalos de voltaje predefinidos. Utilizando estos conceptos
podemos crear circuitos compuestos de algo más allá de lo que nuestros ojos
puedan ver, con lo cual se pueden realizar decisiones lógicas consistentes e
inteligentes. Los símbolos lógicos que se usan para representar las puertas lógicas
están de acuerdo con el estándar ANSI/IEEE 91-1984. Este estándar ha sido
adoptado por la industria privada, y la industria militar lo utiliza para su
documentación interna, así como para sus publicaciones. Dispositivos lógicos de
función fija (series CMOS y TTL): 74XX00 a 74XX266, etc.
 NOT CI (74LS04) El inversor (circuito NOT) realiza la operación denominada
inversión o complementación. El inversor cambia un nivel lógico al nivel opuesto.
En términos de bits, cambia un 1 por un 0, y un 0 por 1.

 AND CI (74LS08) La puerta AND es una de las puertas básicas con la que se
construyen todas las funciones lógicas. Una puerta AND puede tener dos o más
entradas y realiza la operación que se conoce como multiplicación lógica.

 OR CI (74LS32) La puerta OR es otra de las puertas básicas con las que se

construyen todas las funciones lógicas. Una puerta OR puede tener dos o más
entradas y realiza la operación que se conoce como suma lógica.

Maxitérminos: Se forman con todas las combinaciones de las entradas donde la

salida es 1. Todas las combinaciones donde la salida es 0 ‘‘se multiplican’’
compuerta (And). Para formar cada combinación, todas aquellas entradas se
‘‘suman’’ compuerta (Or). Aquellas entradas en que la combinación sean 1 se
niegan compuerta (Not). Aquellas que en la combinación sean 0 van sin negar.

El término CMOS corresponde a Complementary Metal−Oxide Semiconductor

(semiconductor metal− óxido complementario) y se implementa con un tipo de
transistor de efecto de campo. TTL (Transistor- Transistor Logic, lógica transistor-
transistor) y se implementa mediante transistores bipolares. Tenga en cuenta que
CMOS y TTL sólo difieren en el tipo de componentes de circuito y los valores de los
parámetros, y no en las operaciones lógicas básicas.

Este método fue enunciado en 1952 por E. W. Veitch y modificado, presentando la

forma actual de mapa, por el ingeniero de IBM Maurice Karnaugh en 1953. Un mapa
de Karnaugh proporciona un método sistemático de simplificación de expresiones
booleanas y, si se aplica adecuadamente, genera las expresiones sumas de
productos y producto de sumas más simples posibles, conocidas como expresiones
mínimas.

Laboratorio de Electrónica Digital Docente: M.I Tadeo Urbina Gamboa

1
 INSTITUTO TECNOLÓGICO SUPERIOR DE
COATZACOALCOS
.

PRÁCTICA Nº2 “IMPLEMENTACIÓN DE DOS FUNCIONES

COMBINACIONALES DE 4 ENTRADAS”.
PROPÓSITO DE LA PRÁCTICA: Implementar dos funciones combinacionales
minimizadas de 4 entradas.
MATERIALES
 1 CI 74LS04
 4 CI 74LS08
 4 CI 74LS32
 6 Resistencias valor comercial 330Ω
 1 Interruptor DIP (Dip Switch de 4)
 1 Transformador de 127/5 volt DC
 Cable UTP
 2 LED
 2 Protoboard

Laboratorio de Electrónica Digital Docente: M.I Tadeo Urbina Gamboa

2
 INSTITUTO TECNOLÓGICO SUPERIOR DE
COATZACOALCOS
.

HOJAS DE DATOS

Laboratorio de Electrónica Digital Docente: M.I Tadeo Urbina Gamboa

3
 INSTITUTO TECNOLÓGICO SUPERIOR DE
COATZACOALCOS
.

Laboratorio de Electrónica Digital Docente: M.I Tadeo Urbina Gamboa

4
 INSTITUTO TECNOLÓGICO SUPERIOR DE
COATZACOALCOS
.

Laboratorio de Electrónica Digital Docente: M.I Tadeo Urbina Gamboa

5
 INSTITUTO TECNOLÓGICO SUPERIOR DE
COATZACOALCOS
.

DESARROLLO
FUNCIÓN MAXITERMINO

𝒇𝟏 = ∏(𝟏, 𝟐, 𝟓, 𝟔, 𝟕, 𝟗, 𝟏𝟏, 𝟏𝟑, 𝟏𝟒) 𝒇𝟐 = ∏(𝟎, 𝟏, 𝟑, 𝟒, 𝟔, 𝟗, 𝟏𝟎, 𝟏𝟏, 𝟏𝟐, 𝟏𝟒)

𝟒 𝟒

COSTO
f1
 8 AND-------- 2 CILS08
 36 OR-------- 9 CILS32
 4 NOT-------- 1 CILS04 TOTAL 12 CI

f2
 9 AND-------- 3 CILS08
 40OR---------10 CILS32
 4 NOT-------- 1 CILS04 TOTAL 14 CI

26 CI
MAPA DE KARNAUGH Y TABLA DE VERDAD
f1

Laboratorio de Electrónica Digital Docente: M.I Tadeo Urbina Gamboa

6
 INSTITUTO TECNOLÓGICO SUPERIOR DE
COATZACOALCOS
.

f2

FUNCIÓN MAXITERMINO REDUCIDA

̅ + 𝑫)(𝑩
𝒇𝟏 = (𝑨 + 𝑪 ̅ + 𝑫)(𝑨 + 𝑩
̅ +𝑪 ̅ )(𝑨
̅ +𝑪 ̅+𝑩+𝑫
̅ )(𝑪 + 𝑫
̅)

𝒇𝟐 = (𝑨 + 𝑪 + 𝑫)(𝑨 ̅ + 𝑫)(𝑩 + 𝑫
̅+𝑪 ̅ )(𝑩
̅ + 𝑫)

COSTO
f1
 4 AND-------- 1 CILS08
 9 OR---------- 3 CILS32 (sobran 3 OR)
 4 NOT-------- 1 CILS04 TOTAL 4 CI

f2
 3 AND-------- 1 CILS08
 6 -3 = 3 OR---------- 1 CILS32
 4 NOT-------- 1 CILS04 TOTAL 3 CI

7CI

Laboratorio de Electrónica Digital Docente: M.I Tadeo Urbina Gamboa

7
 INSTITUTO TECNOLÓGICO SUPERIOR DE
COATZACOALCOS
.

DIAGRAMA ESQUEMÁTICO

Laboratorio de Electrónica Digital Docente: M.I Tadeo Urbina Gamboa

8
 INSTITUTO TECNOLÓGICO SUPERIOR DE
COATZACOALCOS
.

DIAGRAMA DE CONEXIÓN

5V
V1
Key = D

Key = C

Key = B

Key = A
1D

1C

1B

1A
330Ω

330Ω

330Ω

330Ω
R5

R4

R3

R2

74LS04D
NOT
1A VCC
1Y 6A
2A 6Y
2Y 5A
3A 5Y
3Y 4A
GND 4Y

74LS32D
OR
1A VCC
1B 4B
1Y 4A
2A 4Y
2B 3B
2Y 3A
GND 3Y

74LS32D
OR1
1A VCC
1B 4B
1Y 4A
2A 4Y
2B 3B
2Y 3A
GND 3Y

74LS32D
1A VCC OR2
1B 4B
1Y 4A
2A 4Y
2B 3B
2Y 3A
GND 3Y
74LS32D
OR3

1A VCC
1B 4B
1Y 4A
2A 4Y
2B 3B
2Y 3A
GND 3Y
74LS08D
AND1

1A VCC
1B 4B
1Y 4A
2A 4Y
2B 3B
2Y 3A
GND 3Y
74LS08D
AND

1A VCC
1B 4B
1Y 4A
2A 4Y
2B 3B
330Ω
R1

LED1

2Y 3A
GND 3Y
330Ω
R6
LED2

Laboratorio de Electrónica Digital Docente: M.I Tadeo Urbina Gamboa

9
 INSTITUTO TECNOLÓGICO SUPERIOR DE
COATZACOALCOS
.

EVIDENCIAS

1 2 3 4 5

6 7 8 9 10

11 12 13 14 15

Laboratorio de Electrónica Digital Docente: M.I Tadeo Urbina Gamboa

10
 INSTITUTO TECNOLÓGICO SUPERIOR DE
COATZACOALCOS
.

CONCLUSIÓN
Al momento de realizar y analizar todos los pasos podemos observar que el diseño
se puede armar como a nosotros nos parezca mejor, tomando una función de x
variables e imaginando cualquier diseño de indefinidas funciones para un mejor
desarrollo y con lo cual se pueden realizar decisiones lógicas consistentes e
inteligentes. Al analizar el mapa de Karnaugh con la función principal se obtuvo otra
función donde pudimos observar que el costo de materiales fue inferior al original.
Es evidente que al montar los circuitos lógicos fue necesario para nosotros llevar un
orden por lo que tuvimos que realizar un diagrama esquemático y después de
conexión salvo que si no lo hacíamos optaríamos por tener un error que era algo
probable puesto que tomamos la decisión de diseñarlo para así poder montar de
manera más fácil el circuito se pudo comprender un diseño de dos circuitos
implementados en un solo protoboard con el fin te meter y comprobar que los
valores realizaran la funciones correctamente y al fin ver la comprobación de que el
circuito funcionara correctamente y para ello se realizó con la tabla de verdad.

BIBLIOGRAFÍAS
 Acha, C.R. (2006). Electrónica digital, introducción a la lógica digital, teoría,
problemas y simulación (2° Ed.). Alfaomega, Ra-Ma.
 Floyd, T. (2006). Fundamentos de sistemas digitales (9ª Ed.). Pearson Educación.

Laboratorio de Electrónica Digital Docente: M.I Tadeo Urbina Gamboa

11