Professional Documents
Culture Documents
Facultad de Ingeniería
Instituto de Ingeniería Eléctrica
- Informe -
Práctica _1
Grupo: Lu 16:00-3
Cédula de Identidad Nombre
5083390-0 Padilla Corgatelli, Cristian
Parte a:
Simulaciones.
Como los leds del 7 segmentos de la placa DE0 se activan por nivel bajo al no colocar
las compuertas NOT, se activaran los leds que tienen que estar apagados y se
apagaran los led en los cuales tendríamos que ver el numero Ej: en vez de observar
un 1 al colocar 0001, visualizaremos una E.
Cabe aclarar que la última salida es todos los leds apagados, por eso no se pudo
dibujar nada.
Parte b:
Tabla de verdad.
Nº A B C D a b c d
0 0 0 0 0 0 0 0 0
1 0 0 0 1 0 0 0 1
2 0 0 1 0 0 0 0 1
3 0 0 1 1 0 0 1 1
4 0 1 0 0 0 0 0 1
5 0 1 0 1 0 0 1 1
6 0 1 1 0 0 0 1 1
7 0 1 1 1 0 1 1 1
8 1 0 0 0 0 0 0 1
9 1 0 0 1 0 0 1 1
10 1 0 1 0 0 0 1 1
11 1 0 1 1 0 1 1 1
12 1 1 0 0 0 0 1 1
13 1 1 0 1 0 1 1 1
14 1 1 1 0 0 1 1 1
15 1 1 1 1 1 1 1 1
Mapas de Karnaugh.
Tabla a Tabla b
AB\CD 00 01 11 10 AB\CD 00 01 11 10
00 0 0 0 0 00 0 0 0 0
01 0 0 0 0 01 0 0 1 0
11 0 0 1 0 11 0 1 1 1
10 0 0 0 0 10 0 0 1 0
Tabla c Tabla d
AB\CD 00 01 11 10 AB\CD 00 01 11 10
00 0 0 1 0 00 0 1 1 1
01 0 1 1 1 01 1 1 1 1
11 1 1 1 1 11 1 1 1 1
10 0 1 1 1 10 1 1 1 1
c= AB + AC + AD + BC + BD + CD d= A + B + C + D
Diagrama del circuito SALIDA_LED implementado.
Simulaciones.
Diagrama del bloque SALIDA_LED.
Parte c:
Simulaciones.
Diagrama del bloque COMPARA_BN.
Parte d:
Tabla de verdad.
N° A B C a b c
0 0 0 0 0 0 1
1 0 0 1 0 1 0
2 0 1 0 0 1 1
3 0 1 1 1 0 0
4 1 0 0 1 0 1
5 1 0 1 1 1 0
6 1 1 0 1 1 1
7 1 1 1 0 0 0
Mapas de Karnaugh.
Parte a Parte b
C\AB 00 01 11 10 C\AB 00 01 11 10
0 0 0 1 1 0 0 1 1 0
1 0 1 0 1 1 1 0 0 1
Parte c
C\AB 00 01 11 10
0 1 1 1 1
1 0 0 0 0
c= !C