UNIVERSIDAD DEL CAUCA

FACULTAD DE INGENIERÍA ELECTRÓNICA Y TELECOMUNICACIONES

DEPARTAMENTO DE TELEMÁTICA

Asignatura: CIRCUITOS DIGITALES I

Informe: SEGUNDO LABORATORIO DE CIRCUITOS DIGITALES I

Estudiantes: LUISA MARIA CORREA MOSQUERA Docente: ING. JOHANNA A. HURTADO

KELLY JOHANA GOMEZ MESA

JUAN CAMILO OTERO VELASCO

Fecha: 28 de Febrero de 2019

1. INTRODUCCIÓN

En el presente informe, referente al primer laboratorio de circuitos digitales I, se hará uso de los conocimientos
teóricos adquiridos a lo largo del primer corte del semestre, tales como el diseño de tablas de verdad a partir de
los requerimientos de un problema, la obtención de las funciones lógicas y sus simplificaciones, y la
implementación en un software de simulación (Quartus II de Altera), junto con el montaje de uno de los ejercicios
en la protoboard. El método que se empleará para realizar las simplificaciones será el de mapas de Karnaugh,
y las funciones lógicas se obtienen utilizando SOP (suma de productos) o POS (producto de sumas).

2. MARCO TEÓRICO

Los circuitos digitales, son sistemas capaces de trabajar con elementos discretos de información. El término
información discreta, hace referencia a cualquier conjunto que contenga un número finito de elementos, como
los 10 números dígitos, o las 26 letras del alfabeto. En un sistema digital, los elementos o estados discretos de
información, se representan mediante cantidades físicas conocidas como señales, que pueden ser de voltaje o
corriente, generalmente. Estos circuitos tienen numerosas aplicaciones tecnológicas, en campos como las
comunicaciones, los negocios virtuales, estudios meteorológicos, sistemas de automatización, dispositivos
electrónicos, etc. Los circuitos digitales están conformados fundamentalmente por transistores, y en general, se
emplean solo dos señales discretas, que pueden ser 1 o 0, o alto y bajo, por lo que dichos sistemas se pueden
denominar binarios [1].

Estos circuitos se utilizan, bajo nuestro contexto, en la solución de diversos problemas planteados, como
sistemas que gestionen redes de suministro energía eléctrica, sistemas de alarmas y circuitos que realicen
funciones de comparación o de sumas, entre otros. Del planteamiento de un problema, y de las condiciones
especiales que se deben tener en cuenta, se diseña una tabla de verdad, en la que se muestran los distintos
valores que pueden tomar las entradas, y como estas diferentes combinaciones generan las salidas deseadas.
En general, se tiene que una combinación de las señales de entrada genera una salida, ya sea 1 o 0, pero
existen casos, en que algunas de las combinaciones de las entradas generan una salida indiferente, es decir,
que puede ser interpretada como un 1 o como un 0; estas condiciones se llaman indiferentes, y son
especialmente útiles en las simplificaciones mediante mapas de Karnaugh.

Las compuertas representan operaciones lógicas entre variables. Las operaciones lógicas básicas son: And, Or
y Not. Con las anteriores operaciones se puede expresar cualquier función lógica, aunque también existen otras
operaciones, que se derivan de las anteriores, llamadas Nand y Nor, que son el resultado de combinar
compuertas And con Not y Or con Not, respectivamente. Finalmente, están las compuertas condicionales
compuestas, que son la Xor y la Xnor.

Comercialmente, las compuertas son fabricadas en encapsulados conocidos como integrados, que cuentan con
diferentes terminales de entrada y de salida, y que contienen varias compuertas en su interior. Para el ejercicio
4, que debe ser implementado en la protoboard, se requieren los siguientes integrados: 3 integrados Xor 7486,
2 integrados and 7408 y uno Or 7441, todas las anteriores y pertenecen a la tecnología a
TTL_______________.

El software de simulación que utilizamos para implementar los circuitos obtenidos en los diferentes ejercicios
es Quartus II de Altera, en la versión 13.1. De este software, que cuenta con diferentes apartados, empleamos
la captura esquemática (Block Diagram/Schematic File), donde se monta el circuito con sus respectivas
entradas, combinación de compuertas y salidas. Una vez el circuito se ha montado, se procede a compilarlo,
para lo que se requiere guardar la captura esquemática y oprimir el botón star compilation. Si no existe ningún
error de compilación, se crea un vector wave form, en la opción University Program VWF, lo que despliega una
nueva ventana; en dicha ventana, se organizan las entradas, desde la más significativa a la menos significativa,
teniendo en cuenta que el periodo de las señales corresponda a las potencias de 2 (10 ms, 20 ms, 40 ms, etc.).
Hecho esto, se guardan los cambios y se corre la simulación (Run Functional Simulation), lo que abre otra
ventana, donde se muestran los diagramas de tiempo de las salidas.

3. DESARROLLO DE LA PRÁCTICA

Realice un modelo utilizando captura de esquemáticos para una unidad aritmética lógica (ALU) de 3 bits.
Verifique la operación correcta con una simulación. A y B son entradas de 4 bits a la ALU, Y es la salida.
Selección controla las funciones de la ALU de la siguiente manera:

SELECCIÓN INSTRUCCION
000 SUMA A+B
001 RESTA A-B
010 COMPLEMENTO a 1
011 COMPLEMENTO a 2
100 AND
101 XOR
110 OR
111 COMPARA A Y B
Sumador:

Implementamos un sumador completo de 4 bits

Tabla de verdad del Sumador

A B Cin S Co
0 0 0 0 0

0 0 1 1 0
0 1 0 1 0

0 1 1 0 1
1 0 0 1 0

1 0 1 0 1
1 1 0 0 1

1 1 1 1 1

Salida S

B Cin
00 01 11 10
A

0 0 1 0 1
 1 1 0 1 0

Simplificación:

S= AB’C’ + A’B’C+ABC+A’BC’

S= C’ (AB’ + A’B) + C (A’B’+AB)

S=C’ (A⊕B)+ C(A⊕B)’

S=C⊕(A⊕B) Salida S simplificada

B Cin
00 01 11 10
A

0 0 0 1 0

1 0 1 1 1

Co= AB’C+ A’BC+AB

Co= C(A⊕B)+AB

Si bien esta última simplificación no ocupa el máximo de unos posibles es debido a que de esta forma
podemos volver un poco más eficiente el circuito, además de reutilizar la compuerta Xor de la salida S
anteriormente simplificada.

Figura 1. Sumador Completo de dos bits

Debido a que queremos sumar dos números binarios de 4 bits cada uno, no se realiza la tabla de
verdad a partir de las 8 entradas ya que son demasiadas las posibles combinaciones, es por esto
que se conecta los 4 sumadores completos en cascada para sumar todos los bits de los números
binarios.
 Figura 2.. Sumador completo de 4 bits

Figura 3. Simulación del sumador

Restador:

Tabla de verdad del restador

A B Ci R Co
0 0 0 0 0

0 0 1 1 1
0 1 0 1 1

0 1 1 0 1
1 0 0 1 0

1 0 1 0 0
1 1 0 0 0

1 1 1 1 1
Salida R

B Ci
00 01 11 10
A

0 0 1 0 1

1 1 0 1 0

Simplificación:

R= AB’Ci’ + A’B’Ci + ABCi + A’BCi’

R= Ci’ (AB’ + A’B) + Ci (A’B’+AB)

R=Ci’ (A⊕B) + Ci (A⊕B)’

R=Ci⊕(A⊕B) Salida R simplificada

Salida Co

B Ci
00 01 11 10
A

0 0 0 1 0

1 0 1 1 1

Co= A’C+A’B+BC

Figura 4. Circuito Restador

 Figura 5. Restador de 4 bits

Figura 6. Simulación del circuito

Complemento a 1:

En este caso escogemos hacerle el complemento a 1 del numero “A” de cuatro bits
A3 A2 A1 A0 C3 C2 C1 C0
0 0 0 0 1 1 1 1
0 0 0 1 1 1 1 0
0 0 1 0 1 1 0 1
0 0 1 1 1 1 0 0
0 1 0 0 1 0 1 1
0 1 0 1 1 0 1 0
0 1 1 0 1 0 0 1
0 1 1 1 1 0 0 0
1 0 0 0 0 1 1 1
1 0 0 1 0 1 1 0
1 0 1 0 0 1 0 1
1 0 1 1 0 1 0 0
1 1 0 0 0 0 1 1
1 1 0 1 0 0 1 0
1 1 1 0 0 0 0 1
1 1 1 1 0 0 0 0
SALIDA C3:
A3 A2

00 01 11 10
A1 A0

00 1 1 0 0

01 1 1 0 0

11 1 1 0 0

10 1 1 0 0

C3=A3’

SALIDA C2:
A3 A2

00 01 11 10
A1 A0

00 1 0 0 1

01 1 0 0 1

11 1 0 0 1

10 1 0 0 1

C2=A2’

SALIDA C1:
A3 A2

00 01 11 10
A1 A0

00 1 1 1 1

01 1 1 1 1

11 0 0 0 0

10 0 0 0 0

C1=A1’
SALIDA C0:
A3 A2

00 01 11 10
A1 A0

00 1 1 1 1

01 0 0 0 0

11 0 0 0 0

10 1 1 1 1

C0=A0’

Figura 7. Esquema del circuito complemento a 1

COMPLEMENTO A 2:

A3 A2 A1 A0 C3 C2 C1 C0
0 0 0 0 0 0 0 0
0 0 0 1 1 1 1 1
0 0 1 0 1 1 1 0
0 0 1 1 1 1 0 1
0 1 0 0 1 1 0 0
0 1 0 1 1 0 1 1
0 1 1 0 1 0 1 0
0 1 1 1 1 0 0 1
1 0 0 0 1 0 0 0
1 0 0 1 0 1 1 1
1 0 1 0 0 1 1 0
1 0 1 1 0 1 0 1
1 1 0 0 0 1 0 0
1 1 0 1 0 0 1 1
1 1 1 0 0 0 1 0
1 1 1 1 0 0 0 1
SALIDA C3:
A3 A2

00 01 11 10
A1 A0

00 0 1 0 1

01 1 1 0 0

11 1 1 0 0

10 1 1 0 0

C3: A3A2’A1’AO’+A3’A2+A1A3’+A0A3’

C3: A3’(A2+A1+A0)+A3A2’A1’A0’

SALIDA C2:
A3 A2

00 01 11 10
A1 A0

00 0 1 1 0

01 1 0 0 1

11 1 0 0 1

10 1 0 0 1

C2: A1’A0’A2+A1A2’+A2’

C2: A2’ (A1+1)+A1’A2A0´

C2: A2’ A1’A0’A2

SALIDA C1:
A3 A2

00 01 11 10
A1 A0

00 0 0 0 0

01 1 1 1 1

11 0 0 0 0

10 1 1 1 1

C1: A1’A0 + A1A0´

C1: A1⊕ A0

SALIDA C0:
A3 A2

00 01 11 10
A1 A0

00 0 0 0 0

01 1 1 1 1

11 1 1 1 1

10 0 0 0 0

C0: A0

Figura 8. Esquema del circuito complemento a 2

OPERACIÓN AND

A B D
0 0 0
0 1 0
1 0 0
1 1 1

B
0 1
A

0 0 0

1 0 1

D: AB

Figura 9. Esquema del circuito AND

OPERACIÓN XOR

A B D
0 0 0
0 1 1
1 0 1
1 1 0

B
0 1
A

0 0 1

1 1 0
D: A’B+AB’

Figura 7. Esquema del circuito XOR

OPERACIÓN OR

A B D
0 0 0
0 1 1
1 0 1
1 1 1

B
0 1
A

0 0 1

1 1 1

D: A+B

Figura 7. Esquema del circuito OR

Comparador de 4 bits

Este circuito es más fácil por análisis booleano donde

A= A3A2A1A0 ; B= B3B2B1B0

Para determinar si A es mayor o menor que B, se inspeccionan las magnitudes relativas de pares
de dígitos significativos, comenzando por la posición más significativa. Si los dos dígitos son
iguales, se comparará el siguiente par de dígitos menos significativos. Esta comparación
continuará hasta encontrar un par de dígitos distintos. Si el dígito correspondiente de A es 1 y el
de B es 0, concluimos que A>B. Si el dígito correspondiente de A es 0 y el de B es 1, sabemos que
A<B. La comparación sucesiva se expresa lógicamente con las dos funciones booleanas

 (A=B) = X3*X2*X1*X0
 (A > B) = A3 B3’ + X3 (A2 B2’) + *X2 (A1 B1’) + X3*X2*X1(A0 B0’)
 (A < B) = A3’ B3 + X3 (A2’ B2’) + *X2 (A1’ B1) + X3*X2*X1(A0’ B0)

Figura 7. Esquema del circuito COMPARADOR

4. CONCLUSIONES

 Si bien los mapas de Karnaugh son una eficaz herramienta para la simplificación de funciones
lógicas, en algunas ocasiones, como la salida S2, del ejercicio 3, muestran que el mapa en
realidad no reduce la expresión inicial, por lo tanto, se debe recurrir a los teoremas y
propiedades del álgebra de Boole, para conseguir una simplificación efectiva.
 En el diseño de los circuitos lógicos, se debe tener muy presente el concepto de eficiencia, lo
que se consigue cuando las expresiones se reducen al máximo. Dicho concepto es
 importante, porque en la implementación vía simulación, es importante usar el menor número
de compuertas y conexiones posibles, además de reutilizar algunos resultados, para no tener
funciones redundantes; esto con el fin de que el circuito montado sea lo más pequeño y
entendible posible, lo que permite utilizar menos recursos computacionales para su
compilación y posterior simulación, y además, facilita la búsqueda y corrección de errores.
 Cuando un circuito se implementa de forma real, también es vital que el diseño sea eficiente,
ya que esto reduce el número de integrados a usar, factor importante desde el punto de vista
económico, además, hace el circuito más manejable y entendible, y en caso de errores, como
no se cuenta con un software que indique qué está mal en el montaje, es muy útil que el
circuito sea pequeño, para encontrar y corregir errores ágilmente.
 La parte más compleja en la elaboración de este trabajo, es el montaje del sumador y restador,
lo que deja como conclusión que el hecho de saber diseñar y simular un circuito lógico no es
suficiente para realizar un fácil montaje en la realidad, ya que existen obstáculos como la
cantidad de cables por conectar, y la dificultad para corregir los errores que se presenten.
 Un circuito digital puede no solo cumplir con su función asignada, sino que también puede ser
parte de otro circuito más grande, como en el caso del sumador y restador, en el que haciendo
algunas modificaciones al circuito sumador, se puede obtener el restador, sin necesidad de
montarlo desde cero. Lo anterior es importante, ya que permite construir circuitos por etapas,
comprobando el correcto funcionamiento de cada una de ellas, práctica que es aconsejable
en lugar de montar todo el circuito de una sola vez, además, permite economizar el uso de
componentes.

5. BIBLIOGRAFÍA

[1] Morris, Mano, M. Diseño Digital. Editorial Pearson, tercera edición.