TECONOLOGICO DE ESTUDIOS SUPERIORES DE ECATEPEC

CARRERA: INGENIERIA INFORMATICA

ALUMNO:
DOMINGUEZ SANTIAGO LUIS FRANCICO

ASIGNATURA:
ARQUITECTURA DE COMPUTADORAS

PRACTICA 4: Sumador completo de 8 Bits

PROFESOR:
DERLIS HERNANDEZ LARA

GRUPO: 15401
TURNO: MATUTINO
Objetivo

Ya realizado el medio sumados solo era de entender y ensamblar más de uno medio sumador para
generar el de un sumador completo de un 1bit de igual manera simular el sumador completo de 2
bits sucesivamente hasta generar el sumador de 8 bits que igual consiste en solo unos
componentes repetidos para generarlo como:

 AND
 OR
 XOR

Material

Proteus es una aplicación para la ejecución de proyectos de construcción de equipos electrónicos

en todas sus etapas:

• Diseño del esquema electrónico

• Programación del software
• Construcción de la placa de circuito impreso
• Simulación de todo el conjunto
• Depuración de errores
• Documentación
• Construcción.
Marco teórico

Compuerta lógica 7408: Es una compuerta lógica AND. Esta compuerta tiene muchas
aplicaciones en la electrónica digital, dentro de las cuales podemos encontrar
decodificadores, sistemas pasa mensajes, relojes digitales, etc. Como se muestra en la
figura 1.

Figura 1. Compuerta lógica 7408

Compuerta lógica 7432: Este circuito integrado consta de 4 puertas OR de dos entradas
con salida. Su función es realizar la suma lógica de las dos variables de entrada. Como se
muestra en la figura 2.

Figura 2. Compuerta lógica 7432

Compuerta 7486: La puerta OR recibe su nombre del hecho de que se comporta de la manera del
"o" inclusivo lógico. La salida es "verdadera" si una o ambas de las entradas son "verdaderas". Si
ambas entradas son "falsas", entonces la salida es "falsa". Como se muestra en la figura 3.

Figura 3. Compuerta lógica 7486

Encapsulado.

Es el resultado de la etapa final del proceso de fabricación de dispositivos con semiconductores,

en la cual un semiconductor o un circuito integrado; se ubica en una carcasa para protegerlo de
daño físico, de la corrosión, evacuar el calor generado y a su vez permitirle la comunicación con el
exterior mediante contactos eléctricos. Como se muestra en la figura 4.

Figura 4. Encapsulamiento

Desarrollo

En la figura 5 se muestra el circuito lógico correspondiente a las ecuaciones booleanas que

manipulan el funcionamiento del decodificador. Como se muestra en la figura 5

Figura 5.
Resultado

Muestra de 3 interruptores en positivo (A0, A1, A2), encendiendo sus respectivas salidas. Figura 6.
8 BITS

A1 1 A1

A2 1 A2
S0

A3 1 A3

S1
A4 0 A4

A5 0 A5 S2

A6 0 A6
S3

A7 0 A7

A8 0 A8
8 4 2 1

CI0 0 CI0

16 32 64 128 256
B1 0 B1

B2 0 B2

B3 0 B3 S4

B4 0 B4
S5

B5 0 B5

S6
B6 0 B6

B7 0 B7 S7

B8 0 B8
COUT7

CCT008

Figura 6.

Muestra del siguiente juego de interruptores los cuales son (B0, B1, B2) encendiendo sus
respectivas salidas. Figura 7.

8 BITS

A1 0 A1

A2 0 A2
S0

A3 0 A3

S1
A4 0 A4

A5 0 A5 S2

A6 0 A6
S3

A7 0 A7

A8 0 A8
8 4 2 1

CI0 0 CI0

16 32 64 128 256
B1 1 B1

B2 1 B2

B3 1 B3 S4

B4 0 B4
S5

B5 0 B5

S6
B6 0 B6

B7 0 B7 S7

B8 0 B8
COUT7

CCT008

Figura 7.
Se realiza la última prueba encendiendo todos los interruptores de una sección (A1, A2, A3, A4,
A5, A6, A7, A8) se añade el Acarreo inicial (CI0) para observar los cambios que presente. Véase la
figura 8

Figura 8.

Conclusión.

Tomando como punto de partida el resultado que se llevó a cabo, podemos deducir que la practica
fue un éxito por el motivo de que el alumno ha retenido de manera positiva la información
mostrada durante el curso. El diseño se logró en base a circuitos elaborados en clases posteriores
y a las indicaciones del profesor.