MICRO/NANO SISTEMAS ELECTRÓNICOS

MICROELECTRÓNICA
Informe Previo:
Resolver las preguntas planteadas (1-5)

1. Presentar en laboratorio el LAYOUT mínimo del inversor realizado por Ud.

Considerar para el layout el esquema de la Fig. A y la Fig. B del diagrama de barras
(STICK). Tratar de conseguir un layout de dimensiones mínimas. Mostrar y describir
las vistas de corte 2D y 3D.

Layout realizado en Microwind2

Vista al corte 2D
Vista al corte 3D

2. Para el LAYOUT del inversor (muestre el procedimiento empleado):

 Hallar la frecuencia MÁXIMA de operación.

 El área ocupada del layout

Para hallar la frecuencia máxima veremos el tiempo de propagación

En este caso como se observa en la simulación es:
Como vemos:

El tiempo de subida es 26ps y el tiempo de bajada es 1ps por lo que el tiempo de

propagación es de 13.5ps.
Así la frecuencia máxima estará dada por:
1 1
f mac= = =18.51 GHz
4 x t p 4 x 13.5 ps

El tamaño del Layout es:

3. Para el LAYOUT del inversor, extraer la descripción CIR (Spice) y la descripción
CIF (Caltech Intermediate Form) del inversor. En cada caso establecer las reglas
principales de sintaxis y describir sus contenidos
CIR (Spice)

CIF