MICROCONTROLA

DORES Y
SISTEMAS
EMBEBIDOS
2019
LABORATORIO N°1

INTEGRANTES: PROFESOR: ING. JACOB

ASTOCONDOR VILLAR
 JIMENES CORTES CAROLINA
ABIGAIL 1523220699 GRUPO: 90 G
 FERNANDEZ TUESTA JESSICA
VANESSA 1523220681
 VILLENA ALVAREZ ROMULO
2019N
MANUEL 1523210139
 YARASCA JARA CRISTIAN
CLEDER 1523220939
UNIVERSIDAD NACIONAL DEL CALLAO
FACULTAD DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA
ESCUELA PROFESIONAL DE INGENIERÍA ELECTRÓNICA

LABORATORIO N°1
PUERTOS DE ENTRADA/SALIDA
Con el propósito de sincronizar el funcionamiento de los puertos de E/S con la
organización interna del microcontrolador de 8 bits, ellos se agrupan, de manera similar
a los registros, en cinco puertos denotados con A, B, C, D y E. Todos ellos tienen las
siguientes características en común:
 Por las razones prácticas, muchos pines de E/S son multifuncionales. Si un pin
realiza una de estas funciones, puede ser utilizado como pin de E/S de propósito
general.
 Cada puerto tiene su propio registro de control de flujo, o sea el registro TRIS
correspondiente: TRISA, TRISB, TRISC etc. lo que determina el comportamiento
de bits del puerto, pero no determina su contenido.
Al poner a cero un bit del registro TRIS (pin=0), el pin correspondiente del puerto se
configurará como una salida. De manera similar, al poner a uno un bit del registro TRIS
(bit=1), el pin correspondiente del puerto se configurará como una entrada. Esta regla es
fácil de recordar: 0 = Entrada 1 = Salida.

FIG 1. Descripción y estructura de un microcontrolador.

Todos los pines del puerto tienen tres registros asociados directamente con el
funcionamiento del PIN PORT. La dirección de datos el registro (TRISx) determina si el
pin es una entrada o una salida. Si el bit de dirección de datos es un "1", entonces el pin
es una entrada. Todos los pines del puerto se definen como entradas después de un
RESET. Lee desde el latch (LATx), lee el latch. Escribe al latch, escribe el latch (LATx).

Página 1 de 6
UNIVERSIDAD NACIONAL DEL CALLAO
FACULTAD DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA
ESCUELA PROFESIONAL DE INGENIERÍA ELECTRÓNICA

Lee del PORT (PORTx), lea los PIN PORTS y escribe en el PIN PORT, escriba el latch
(LATx).
Los controles de registro TRISA (Data Direction Control). La dirección de los pines RA
<7: 0>, así como el INTx pasadores y los pasadores VREF. El registro LATA suministra
Datos a las salidas y es legible / escribible. Leyendo el registro PORTA produce el estado
de los pines de entrada, mientras se escribe el registro PORTA modifica los contenidos.
del registro LATA. Un puerto de E / S paralelo (PIO) que comparte un pin con un
periférico está, en general, subordinado al periférico. Los datos del búfer de salida del
periférico y las señales de control son proporcionados a un par de multiplexores. Los
multiplexores. Seleccione si el periférico o el puerto asociado tiene la propiedad de los
datos de salida y las señales de control de la celda de la almohadilla de E / S La figura 2
muestra cómo se comparten los puertos con otros periféricos y la celda de E / S asociada
(PAD) a lo que están conectados. La Tabla1.2 muestra los formatos de los registros para
los puertos compartidos, PORTB a través de PORTG.

 Mapa del registro de notificación de cambio de entrada para

dspic30F4013 (bits 15-8)

Tabla 1.1. Registros Inputs (bits 15-8)

 Mapa del registro de notificación de cambio de entrada para

dspic30f4013 (bits 7-0)

Tabla 1.2 Registros Inputs (bits 7-0)

Página 2 de 6
UNIVERSIDAD NACIONAL DEL CALLAO
FACULTAD DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA
ESCUELA PROFESIONAL DE INGENIERÍA ELECTRÓNICA

 Diagrama de bloques referido a la estructura de un puerto

Figura 2. Diseño de un PIN PORT.

El módulo de notificación de cambio de entrada proporciona a los dispositivos
dsPIC30F4013 la capacidad de generar interrupciones solicitudes al procesador, en
respuesta a un cambio de estado en los pines de entrada seleccionados. Este módulo es
capaz de estar detectando cambios de entrada de estados incluso en el modo de
suspensión, cuando los relojes están desactivados. Hay hasta 24 señales externas (CN0 a
CN23) que pueden seleccionarse (habilitado) para generar una solicitud de interrupción
en un cambio de estado.

 CONTROLADOR dsPIC30F4013

Tabla 2. Controlador

Página 3 de 6
 UNIVERSIDAD NACIONAL DEL CALLAO
FACULTAD DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA
ESCUELA PROFESIONAL DE INGENIERÍA ELECTRÓNICA

 Diagrama de pines dsPIC30F4013

FIG 3. Datasheet dsPIC30F40113

SIMULACION:

R1
10k
U1
1 4
MCLR RB0/CN4/RP0/AN2/EMUD1/PGD1
20 5
VDDCORE RB1/CN5/RP1/AN3/EMUC1/PGC1
6
RB2/CN6/RP2/AN4
RB3/CN7/RP3/AN5
7 D1
11 LED-YELLOW
RB4/CN1/RP4/SOSCI/EMUD3/PGD3
RB5/CN27/RP5/ASDA1
14 R3
28 15 10k
AVDD RB6/CN24/RP6/ASCL1
27 16
AVSS RB7/CN23/RP7/INT0
RB8/CN22/RP8/SCL1/PWM2H1/TCK
17 R2
18 100
RB9/CN21/RP9/SDA1/PWM2L1/TDO
21
RB10/CN16/RP10/PWM1H3/TDI
2 22 SW1
2

RA0/CN2/VREF+/AN0/EMUD2/PGD2RB11/CN15/RP11/PWM1L3/TMS
3 23 SW-SPST
RA1/CN3/VREF-/AN1/EMUC2/PGC2 RB12/CN14/RP12/PWM1H2
X1 9
RA2/CN30/CLKI/OSCI RB13/CN13/RP13/PWM1L2
24
CRYSTAL 10 25
RA3/CN29/CLKO/OSCO RB14/CN12/RP14/PWM1H1
12 26
RA4/CN0/T1CK/SOSCO/EMUC3/PGC3 RB15/CN11/RP15/PWM1L1
1

DSPIC33FJ12MC202

Página 4 de 6
UNIVERSIDAD NACIONAL DEL CALLAO
FACULTAD DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA
ESCUELA PROFESIONAL DE INGENIERÍA ELECTRÓNICA

PROGRAMACION:
.include "p30f4013.inc"
;Laboratorio 1:De microcontroladores
; Configuration bits:
;..............................................................................
config __FOSC,CSW_FSCM_OFF&XT_PLL4 ;use cristal oscilador con el 4x PLL
config __FWDT,WDT_OFF ;Desabilitado Watchdog Timer
config __FBORPOR,PBOR_ON&MCLR_EN
;Set Brown-out Reset voltage and
;and set Power-up Timer to 16msecs
config __FGS,CODE_PROT_OFF ;Desabilitado protecion de codigo
;***************** Declaración de variables y subprocesos ****************
.equ cont,#0x0810
.equ cont1,#0x0812
.global xx
.global yy
.global __reset
.global apagar
.text
;*************Programa principal *****************
__reset:
goto main
.org 100

main:
nop
;*******************************Configuracion de puertos**************
mov #0x0080,W0
mov W0,TRISB
mov #0xffff,W0
mov W0,ADPCFG;pone todas las i/o digital
;***********************************************
clr PORTB

bucle:
BTSC PORTB,#07 ; El BIT 7 chequear interruptor salta si es cero o cerrado
bra bucle

;*********************************************
call xx
call yy
bra bucle

;*******************apagar*************************
apagar:
clr PORTB
return
;**********************************************************
xx:
mov #0x0001,W1
mov W1,PORTB
call delay
return
yy:
mov #0x0002,W1
mov W1,PORTB
call delay
return
Página 5 de 6
UNIVERSIDAD NACIONAL DEL CALLAO
FACULTAD DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA
ESCUELA PROFESIONAL DE INGENIERÍA ELECTRÓNICA

;*************************************************************
delay: ;Subrutina de Retardo en alto
mov # 0x0fff ,W2
mov W2,cont
YY: mov # 0x00ff, W1
mov W1,cont1
BTSC PORTB,#07 ; El BIT 7 chequear interruptor salta si es cero y apaga los led
bra apagar
XX: dec cont1
bra NZ,XX
dec cont
bra NZ,YY
return
;****************************************************
.end

DIAGRAMA DE FLUJO

INICIO

CONFIGURA PUERTO

LED ENCENDIDO
NO

_ON = 0
SI

SI

NO
LED APAGADO

_OFF = 0
SI

SI

FIN

Página 6 de 6