Professional Documents
Culture Documents
Luz Adanaqué
De: Javier Gustavo Noriega Quiroga
Título: Caracterización de circuitos basados en BJT y MOSFET EN LTSpice.
Fecha: Abril 24 del 2019
Curso: Micro/Nano Sistemas Electrónicos
Procedimiento:
INVERSOR (MyInversor_Noriega)
Model: nmos4 – pmos4
Fuente DC: Voltage
Fuente de Entrada Vin.
.dc Vin 0 1
.include cmosedu_models.txt
NAND (MyNAND_Noriega)
Model: nmos4 – pmos4
Fuente DC: Voltage
Fuentes de entrada: VA y VB (PULSE 1 0 0.5 0.01 0.01 1 2)
.tran 6
.include cmosedu_models.txt
a) .MODEL: N_1u
b) .MODEL: P_1u
c) .model: N_50n
d) .model: P_50n
Modelo A B C D
Channel Long Long Short Short
Level 3 3 54 54
VDD 5V 5V 1V 1V
Cjs 300x 10−12 300x 10−12 0.0005 0.0005
3.5 Simular
Vout vs Vin
Vin vs Id (M1)
3.6 Seleccionar Vout y Id (M1) como señales a visualizar. Guadar la gráfica como Noriega_Ic
Vout vs Id (M1)
3.7 Graficar la salida (Cambiamos a fondo blanco para hacer más notorias las gráficas)
Para el inversor:
Para el inversor
En el NAND cambiar los valores de VA y VB también.
Para el inversor:
Para el NAND
Para el inversor:
Para el NAND
El segundo W/L = 10/1 (pmos) W/L = 10/1 (nmos) Bn/Bp = 3
Para el inversor
Para el NAND
Para el inversor
Para el NAND
-En esta experiencia de laboratorio he usado la librería cmosedu_models.txt para poder correr el
inversor y el NAND.
-He podido aprender el diseño de estas compuertas con el transistor nmos y pmos que te
proporciona el software.
-Variando el VDD en el NAND y los voltajes de pulso para que su respuesta sea unos y ceros
podemos tener una semejanza al comportamiento de este circuito, aunque hay un pequeño
intervalo de tiempo donde hay una respuesta aleatoria.
-Podemos variar el layout y el diseño del circuito variando los parámetros del w y l en los
transistores utilizados.