REPUBLICA DE VENEZUELA

UNIVERSIDAD NACIONAL EXPERIMENTAL POLITECNICA

“ANTONIO JOSE DE SUCRE”
VICE-RECTORADO DE BARQUISIMETO

LABORATORIO I DE CIRCUITOS DIGITALES

PRACTICA N° 1
CARACTERISTICAS ELECTRICAS DE UNA COMPUERTA BASICA

Alumnos: Baptista Carlos

Candotti Keila
Durand Franz
Sección: 2

Barquisimeto, Noviembre de 1999

 CARACTERISTICAS ELECTRICAS DE UNA COMPUERTA BASICA

OBJETIVOS

 Conocer las caracteristicas eléctricas de una compuerta.

 Conocer las caracteristicas y diferencias de algunas familias lógicas.
 Obtener las caracteristicas eléctricas de una compuerta TTL tipo SN 7400 y de una
compuerta CMOS tipo CD 4011.

PREPARACION

1. Definiciones Básicas:

a) Nivel Lógico: es un rango determinado de valores de voltaje que indica el estado de

la salida o de la entrada de una compuerta que puede ser ALTO o BAJO.

Niveles Lógicos TTL

_________________
_________________
_________________

_________________
_________________
_________________

b) Margen de Ruido: es el nivel de tensión de ruido que se necesita para distorsionar

una salida ALTA o BAJA, o en el peor caso para que no se pueda garantizar que un
voltaje sea reconocido como una entrada ALTA o BAJA. Mientras mayor sea el
margen de ruido es mucho mejor, ya que se siguen respetando los niveles lógicos.
 MN H  VOH  V IH
Tiempo de Propagación (tp): el retraso por propagación tp de una señal es la cantidad de
MN L  VIL  VOL
tiempo usada para que un cambio en la señal de entrada produzca un cambio en la señal de
salida.

 : es el tiempo entre un cambio en la entrada y el correspondiente cambio en

la salida cuando la salida esta cambiando de ALTO a BAJO.
 : es el tiempo entre un cambio en la entrada y el correspondiente cambio en
la salida cuando la salida esta cambiando de BAJO a ALTO.

c) FAN-OUT: es el número maximo de entradas lógicas que se pueden conectar a la

salida de una compuerta (las compuertas son de la misma familia).

d) FAN-IN: es el número maximo de salidas lógicas que se pueden conectar a la

entrada de una compuerta.

2. Principales Caracteristicas de las Familias Lógicas CMOS y TTL

La familia TTL es la más usada de todas las familias en los CI: SSI y MSI. Cada
subfamilia a serie TTL se destaca por un prefijo y entre ellas se encuentran
caracteristicas eléctricas diferentes, como la disipación de potencia, los tiempos de
conmutación y de retraso.
Para todas las familias TTL la alimentación nominal es de +5 voltios, el FAN-OUT
es de aproximadamente 10, el margen de ruido del estado BAJO es de 0.3 V y el del
estado ALTO es de 0.7 V, los tiempos de propagación varían de 1.6 a 9 ns y el consumo
de potencia varia de 2 a 20 mW, recordando que para mayor rapidez se necesita
mayor potencia.
La familia CMOS se utiliza en los circuitos LSI, MSI y SSI. La alimentación de los
CMOS puede variar a diferencia de la TTL, de +3 a +18 V, tienen mayores márgenes
de ruido que las familias TTL, su consumo de potencia es mínimo pero entre sus
limitaciones estan: grandes retrasos de propagación y no suministran corriente
suficiente para alimentar otras compuertas que no sean CMOS.
3. Nombrar Algunas Diferencias entre las Series SN54 y SN74.

La serie 54 se emplea para aplicaciones militares que tienen exigencias más

restrictivas, esta serie opera entre –55°C y 125°C. La serie 74 es la versión industrial
de bajo costo con un rango de temperatura de 0 a 70°C.

4. Nombrar Algunas Diferencias entre las Familias Lógicas: 74, 74S, 74LS, 74AS,
74ALS, 74F, 74C, 74HC y 74HCT.

 74: -TTL Estándar- es la versión original o estándar.

 74S: -TTL Schottky- usan transistores Schottky y valores de resistencias bajas
logrando así una mayor velocidad pero un consumo de potencia mas alto que la serie
74.
 74LS: -TTL Schottky de Baja Potencia- al combinar valores de resistencias mas
altos y transistores Schottky, se iguala la velocidad de la serie 74 pero el consumo
de energía se reduce 1/5.
 74AS: -TTL Schottky Avanzado- ofrece velocidades dos veces mayores que la 74S
con aproximadamente el mismo consumo de energía.
 74ALS: -TTL Schottky Avanzado de Baja Potencia- ofrece bajo consumo de
energía y velocidades superiores a la 74LS.
 74F: -TTL Rápido- es similar a la 74AS, es de Fairchild Semiconductor.
 74C: -CMOS- compatible con TTL en sus terminales.
 74HC: -CMOS de Alta Velocidad- tiene mayor velocidad que la 74C.
 74HCT: es compatible con TTL en sus terminales y también eléctricamente.

5. Compuertas de Colector Abierto y sus Aplicaciones

El transistor Q4 (ayuda activa a Vcc) de la salida totem-pole se omite en las

compuertas de colector abierto. Una resistencia proporciona una ayuda pasiva hacia el
nivel ALTO como en las compuertas RTL y DTL. Como esta limitada, debe
usarse una resistencia relativamente grande en las salidas de colector abierto. En
consecuencia las transiciones de BAJO a ALTO son más lentas para las compuertas de
colector abierto que para las compuertas con un transistor de ayuda activa. Así que:
¿Para que utilizar compuertas de colector abierto?, porque son útiles en: la
 alimentación de diodos emisores de luz (LED's), relés y otros dispositivos, en buses y
para realizar lógica alambrada.

6. Compuertas de Tercer Estado (Three State).

Los dispositivos de tres estados tienen una entrada extra, usualmente llamada
“habilitación” de salida y coloca la salida en un estado de alta impedancia. Por lo que
una salida puede tener uno de tres estados: (1) ALTO, (2) BAJO, (3) Hi-Z. En el
estado Hi-Z (Alta Impedancia) o flotante la salida se comporta como si no estuviera
conectada al circuito.

ACTIVIDADES DE LABORATORIO

PARTE I: Con la compuerta 7400 se realizaron los siguientes experimentos.

A. Característica de Transferencia (Vo vs V1): se realizó el montaje de la figura 1.1

B. Corriente de Entrada vs Voltaje de Entrada: se realizó el montaje de la figura 1.2
y se obtuvieron los siguientes datos:

Vi(V) 0.41 0.796 0.849 0.908 0.956 1.024 1.051 1.099 1.152 1.191
Ii(A) 112 96 80 60 46 25 19 9 3 1

C. Corriente de Salida vs Voltaje de Salida: se realizó el montaje de la figura 1.3a y

se obtuvieron los siguientes datos:

Io(mA) 4.58 5.53 7.19 8.56 10.22 11.77 13.82

Vo(V) 0.319 0.351 0.406 0.450 0.502 0.553 0.619

Io(mA) 19.75 20.1 21.8 28.7 32.2 41.8 42.5

Vo(V) 1 1.521 2.055 3.044 3.523 4.813 4.910
 Se realizo el montaje de la figura 1.3a y se lleno la siguiente tabla:

Io(mA) 41.4 39.7 35.7 33.8 31.3 24.5 20.3 16.2

Vo(V) 0.068 0.242 0.637 0.811 1.065 1.705 2.095 2.516

Io(mA) 10.1 8.2 7.2

Vo(V) 3.012 3.372 3.185

Observación: en algún momento la corriente sobrepasó los 100mA dañando una

compuerta

D. Corrientes de Entrada: se montaron los circuitos de las figuras 1.4a 1.4b y 1.4c y
se midieron sus corrientes.
E. Entradas sin Conexión: se monto el circuito de la figura 1.5 y se obtuvieron los
siguientes datos:

 Compuerta TTL:

SW Abierto: Va=Vcc Vo=0.2V

Va=0V Vo=4.4V

SW Cerrado: Va=Vcc Vo=0.2V

Va=0V Vo=4.2V

 Compuerta CMOS:

SW Abierto: Va=Vcc Vo=0V

Va=0V Vo=5V

SW Cerrado: Va=Vcc Vo=0V

Va=0V Vo=5V
 F. Compuertas de Colector Abierto: se monto el circuito de la figura 1.6 y se obtuvo
la siguiente gráfica con el potenciometro en su valor maximo:

PARTE II: Con la compuerta 4011 se realizaron los siguientes experimentos

A. Característica de Transferencia (Vo vs Vi): se monto el circuito de la figura 1.7 y se

realizaron las siguientes medidas:
B. Corriente de Alimentación: se realizo el montaje de la figura 1.8 y se completo el
siguiente cuadro:

fi(Hz) 100 1K 50K 100K 500K 1M

IDD(A) 0.0 0.2 12.4 25.2 130 265
PREGUNTAS

1. ¿Cuál es la ganancia de tensión (Vo/Vi) de la compuerta TTL en la región de máxima

ganancia?

La región de máxima ganancia esta en Vo=4.2 V para demostrarlo tenemos:

Para Vi=0.5 V

Consideremos un valor de Vo cuando la curva comienza a caer a 3.8 V; para este

valor Vi=1,1 V, así la ganancia será:

Y a medida que vamos bajando por la curva va disminuyendo la ganancia, así la

región de máxima ganancia es para Vo=4.2 y es de aproximadamente 8.

2. ¿Cuál es la impedancia de entrada de la compuerta (74LS00) cuando Vi=0.4 V y cuando

Vi=2.0 V?

 Teóricamente:

Para Vi=0.4 V

Para Vi=2.0 V

 Experimentalmente:

Para Vi=0.41V

Para Vi=2.1V
3. ¿Cuál seria el voltaje de salida de la compuerta si no existe conexión en su entrada
(Ii=0)?. ¿Seria recomendable usar esto (no conexión a la entrada) como nivel lógico
constante?. Explique

Cuando una entrada se deja sin conectar se dice que es “flotante” actuando
exactamente como un “1” lógico aplicado a esa entrada, debido a que en cualquier caso
la unión o diodo base-emisor de la entrada no será polarizada en sentido directo. El
estado ALTO provoca una señal más débil que el de una salida TTL conectada a la
entrada. Como resultado una pequeña cantidad de ruido del circuito puede provocar
que una entrada “flotante” se comporte falsamente como un nivel BAJO.

4. Usando sus resultados calcule el FAN-OUT maximo para los estados lógicos cero (0) y
uno (1). Suponga un voltaje maximo de entrada de 0.4 V para el cero lógico y 2.0 V
mínimo para el 1 lógico, esto para mantener 0,4 V de margen de ruido.

 Para el circuito de la figura 1.4a

 Para el circuito de la figura 1.4b

 Para el circuito de la figura 1.4c

5. ¿Por que cree usted que el fabricante especifica un FAN-OUT de 10 como maximo
para la familia TTL estándar?
 Para evitar efectos que reducen los márgenes de ruido de DC y los márgenes de los
tiempos del circuito. La reducción del margen de ganancia implica que a la salida no se
identifiquen los valores lógicos.

6. La resistencia R en el circuito de la figura 1.9 tiene el propósito de proveer un cero

(0) lógico cuando el interruptor (SW) esta abierto. Calcule el valor de R asumiendo 0.4
V como el voltaje maximo de entrada en cero (0) lógico.

0.4V
R ( max )   2.2 K
0.181mA

7. La resistencia R en el circuito de la figura 1.10 tiene el propósito de proveer un uno (1)

lógico cuando el interruptor (SW) esta abierto. Calcule el valor de R asumiendo 2.4 V
como el voltaje mínimo de entrada en uno (1) lógico.
 2.4V
R ( max )   8 M
0.3A

8. Explique como interconectar compuertas de diferentes familias:

a) TTL manejando CMOS
b) CMOS manejando TTL
¿Cómo se calcularía el FAN-OUT en ambos casos?

Una entrada CMOS es relativamente fácil de manejar a partir de una salida TTL
cuando los dispositivos involucrados operan a partir de una misma fuente de +5V. Las
caracteristicas de corriente de salida de TTL son mas que adecuadas para manejar
entradas CMOS, solo deben hacerse compatibles los niveles de voltaje. En la figura
1.11 se muestra la forma de conectar una salida TTL estándar a una entrada CMOS.

La resistencia R, acopla los niveles de voltaje de ambas familia; su valor fluctúa

entre 330 y 15K. Un valor típico es 1 K. Cuando el dispositivo CMOS opera con un
voltaje de alimentación diferente de +5V, la interface entre una salida TTL y una
entrada CMOS es mas complicada.
Ahora de CMOS a TTL, una salida CMOS puede manejar directamente una entrada
74LS o 74L cuando ambos dispositivos operan a partir de una misma fuente de +5V en
el estado BAJO. Una entrada 74LS puede tomar hasta 400A, este es precisamente
el valor maximo de corriente que puede drenar una salida CMOS en ese estado. Una
salida CMOS no puede manejar directamente una entrada TTL estándar debido a su
limitada capacidad de corriente. Para manejar entradas TTL estándar una buena
solución consiste en utilizar un buffer. Entonces la forma más sencilla de conectar una
salida CMOS a una entrada TTL consiste en usar un buffer CMOS 4049 0 4050, como
se muestra en la figura 1.12

Las entradas de estos dispositivos aceptan voltajes superiores de alimentación. En

este caso, el 4049 recibe voltajes de entrada entre 0 y 9V y suministra voltajes de
salida entre 0 y 5V. Otro método consiste en utilizar un buffer de drenador abierto
40107 con resistencia de pull-up. El buffer opera a partir de la fuente de
alimentación del dispositivo CMOS. La resistencia pull-up se conecta a la fuente del
dispositivo TTL. Un tercer método es emplear un transistor npn. Este transistor en
asociación con sus resistencias de polarización (R1, R2 y R3), invierte niveles lógicos
CMOS en niveles lógicos TTL, como se muestra en la figura 1.13
 CONCLUSIONES

A través de los diferentes experimentos se pudieron conocer algunas de las más

importantes caracteristicas eléctricas de las compuertas TTL tipo 74LS00 y de la
CMOS 4011, ambos integrados compuestos por cuatro (4) compuertas NAND pero con
diferente distribución en los números de pines.
Con la característica de transferencia en el osciloscopio, se midieron los voltajes
que definen los niveles lógicos de cada familia tanto TTL como CMOS, a partir de estos
voltajes se calculó el margen de ruido para cada uno, observando que el margen de ruido
para una compuerta CMOS es mayor que para una compuerta TTL, operando con la misma
fuente de alimentación de +5V. En este aspecto la compuerta CMOS es superior ya que
aumentando el voltaje de alimentación aumenta su margen de ruido, algo que no puede
hacer una compuerta TTL cuyo voltaje de alimentación es constante (+5V).
Al variar el voltaje de alimentación de una de las entradas de la compuerta TTL
desde el nivel BAJO hasta el nivel ALTO se observó la disminución de la corriente de
entrada desde 112A hasta 0.9A.
El efecto de la carga en una compuerta TTL pudo ser apreciado para una salida en
estado BAJO y en estado ALTO, a medida que a la compuerta se le exigía mas corriente
esta abandonaba su estado lógico en la salida.
El efecto de una entrada sin conexión o “flotante” en una compuerta TTL es
parecido al de una entrada con un nivel ALTO aplicado, algo similar se observo en la
compuerta CMOS.
La resistencia que conecta la salida de la compuerta de colector abierto con la
fuente Vcc de alimentación no puede ser demasiado alta, debe tener un valor apropiado
para que la salida no sufra distorsión.
Al aumentar la frecuencia en la señal de entrada de las compuertas CMOS aumenta
el consumo de corriente y con ello el consumo de potencia, esto es debido a que las
compuertas CMOS solo disipan potencia durante las transiciones de estado y al aumentar
las transiciones (frecuencia) aumenta la disipación de potencia dinámica.