MODELOS: CT-Z1426LW

CT-Z1416W
CT-Z1426LW
CT-Z1426W
CT-G2156W
CT-G2166LW

♦ DESCRIPCIÓN DE CIRCUITOS
♦ MODALIDAD DE SERVICIO
♦ AJUSTES Y ALINEAMIENTOS
♦ LOCALIZACIÓN DE FALLAS

AVR ELECTRONICS, Santiago de Chile, Comuna de Santiago Centro,

Calle Luis Cruz Martínez # 2370, F/FAX: 554 65 05
E-MAIL: avrelec@terra.cl ; URL : www.geocities.com/avrelec/
Dpto., de Investigación, Desarrollo y Capacitación Técnica de TV & Video.
 CONTENIDOS GENERALES
1. LA FUENTE DE ALIMENTACIÓN Y EL IC803 (STR58041A)
2. EL MICROCOMPUTADOR DE CONTROL DEL SISTEMA (IC001:
MN1874085)
3. EL SINTONIZADOR A VARACTOR (TNR001: ENV56D37G3)
4. EL FILTRO SAW (X101)
5. EL PROCESADOR DE Y/C/J (IC101: AN5165K)
6. LA DEFLECCIÓN DE SALIDA VERTICAL (IC451: LA7837-TV)
7. LA DEFLECCIÓN HORIZONTAL
8. RESUMEN DEL FLUJO DE LA FI & VIDEO
9. RESUMEN DEL FLUJO DE LA SEÑAL DEL AUDIO
10. RESUMEN DEL FLUJO DE LA LUMINANCIA
11. RESUMEN DEL FLUJO DE LA CROMINANCIA
12. RESUMEN DEL FLUJO DE LAS EXCITACIONES H/V.

1
1. LA FUENTE DE ALIMENTACIÓN Y EL IC803
(STR58041A)
1-1. El Circuito Rectificador de Voltaje Doble.

Vea el Diagrama Esquemático. La mitad negativa de la entrada de AC carga al C806

(vea la Figura 1-1) en la dirección ! y la mitad positiva carga al C805 en la dirección
", formando un rectificador doblador de voltaje.
El voltaje o tensión de salida es teóricamente de 1 + 2 = 336V.

C806: 120VAC x ÷ = 168VDC

C805: 120VAC x ÷ = 168VDC

FIG. 1-1. RECTIFICADOR DE DOBLE VOLTAJE

1-2. Los Voltajes de Fuente del +B.

Los voltajes o tensiones de fuente del +B de éstos modelos se derivan a partir de los
bobinados secundarios del transformador FBT, T551.
El +B es suministrado para la Excitación Horizontal, la Salida Horizontal y el
transformador FBT mediante la salida de +130V del transformador conmutacional
T801. Ya que los voltajes del +B dependen de la forma de onda del barrido o amplitud
del pulso del retorno horizontal, dichas tensiones de +B se regulan para contrarrestar
los efectos indeseables producto de las variaciones en la línea de AC y en la carga.

Las alimentaciones de +26V, +13V y +19V se derivan mediante la rectificación a diodo

de la forma de onda del barrido y son alimentaciones de corrientes relativamente altas.
El diodo D561 y el capacitor C561 suministran +26 voltios para alimentar
exclusivamente al IC451 (en el Pin 8) de la Salida Vertical.
El diodo D551 y el capacitor C556 proporcionan los +13 voltios que alimentan a los
reguladores IC551 (Regulador de +9V) e IC552 (Regulador de +5V) para alimentar al
IC101 y también al sintonizador a varactor.
El diodo D553 y el capacitor C552 proporcionan +19 voltios para alimentar
exclusivamente al IC2303 (en el Pin 10) de la Salida de Audio, vía R2301.

2
El regulador, IC552, recibe a su entrada los +13V para sacar +5V regulados para ir a
alimentar al IC101 en los pines 18 y 42. La idea de regular los +5V de ésta manera es
la de disipar el exceso de voltaje en el propio regulador y la de mejorar el corte o
bloqueo de la imagen cuando el televisor es apagado. IC552 también alimenta con
+5V al terminal BPL del sintonizador TNR001.
La alimentación de +200V para la salida de video del TRC es desarrollada a partir de la
rectificación a diodo del D554 y el filtraje del capacitor C555 del pulso del retorno
horizontal del T551.

1-3. El Circuito de la Fuente de Alimentación Principal.

1-3-1. LA ALIMENTACIÓN POR INTERRUPCIÓN PERIÓDICA

(ALIMENTACIÓN DESDE EL “CHOPPER”).

1. El voltaje que da la partida (315V) procedente del doblador de voltaje (vea la

Figura 1-3) es aplicado al Pin 3 del IC803 (colector del Q1) y la base del Q1 a
través del resistor R822.
2. Q1 se enciende y la corriente de colector empieza a circular a través del bobinado P
del T801.
3. Al mismo tiempo, el bobinado P aplica energía a la carga y almacena la energía.
Este voltaje es inducido en los bobinados D y d del T801. Ambos bobinados D y d
están arrollados en polaridad opuesta a la del bobinado P.
4. La corriente inducida por el voltaje en el bobinado d circula a través del diodo
D824, el resistor R829 y R2 (dentro del IC803) causando que el voltaje de base del
Q2 suba.
5. Cuando el voltaje de base del Q2 es mayor que el voltaje del D1, Q2 se enciende
reduciendo el voltaje en la base del Q3. Estas acciones reducen el voltaje en la
base del Q1, apagándolo.
6. Cuando Q1 se apaga, la energía almacenada en el bobinado P se descarga en la
carga a través del C809 y el diodo flotante D823. El voltaje negativo es inducido en
el bobinado D el cuál invierte la polarización del emisor del Q1, manteniéndolo
apagado. Una vez que la energía almacenada en el bobinado D se ha descargado,
Q1 se enciende nuevamente mediante R822.

3
FIG. 1-2. FUENTE DE ALIMENTACIÓN POR “CHOPPER”

4
1-3-2. LA EXCITACIÓN DE CORRIENTE CONSTANTE.

1. Cuando Q1 se apaga, la corriente circula a través del bobinado D, R826, y D822

para cargar al C815 (vea la Fig. 1-4). D826 entonces conduce hacia el bobinado D
para completar el lazo corriente.
2. Cuando el voltaje de partida enciende al Q1, la corriente circula desde el bobinado
D a través del R828, C814, la juntura base emisor del Q1, y regresa hacia el
bobinado D. A la vez, el voltaje procedente del divisor de voltaje R827 y R823
enciende al Q802.
3. La corriente de la excitación del Q1 circula a través del C815, Q802, y la juntura de
base emisor del Q1, R824 y retorna hacia el C815.
4. El valor del R824 decide la corriente constante del circuito ya que la carga en el
C815 proviene del bobinado D.

FIG. 1-3. EXCITACIÓN DE CORRIENTE CONSTANTE

5
1-4. El Circuito de Protección.

1-4-1. CIRCUITO PROTECTOR DE SOBRECORRIENTE (OCP).

1. La AC se induce en el primario del T001. El voltaje secundario es reducido en

voltaje a una tensión menor, y entonces se convierte en 12VDC mediante D005 y
C022.
2. Los 12V pasan hacia el regulador de 5V Q002 y Q003. La salida de +5V del Q002
pasa hacia el Pin 61 del microcomputador IC001 (MPU). Estos 5V inician el
funcionamiento inicial del MPU.
3. Si el receptor de control de remoto (IC003) envía el comando de “Encendido” hacia
el Pin 1 del MPU, el Pin 31 del IC001 se tornará ALTO lógico y encenderá al
transistor Q001, el cuál a su vez accionará al relé RL801. Los +130VDC
provenientes de la fuente de alimentación circulan a través de los contactos del relé
para hacer funcionar el circuito de la salida horizontal.

1-4-2. LA DOBLE FUNCIÓN DEL PIN 6 DEL MPU (ACTION/HSS).

El Pin 6 del MPU es el terminal de ACTION/HSS. La función del botón ACTION (S006)
se activa cuando el voltaje en el Pin 6 es de 0.44V o menor.
La función protectora de sobrecorriente se activa cuando el voltaje en el Pin 6 es de
3.9V o superior.

Con el televisor encendido, +13V se dividen mediante el R820 y R821. Mientras tanto
el voltaje del Pin 6 sea de entre 0.8V ∼ 3.6V, dependiendo del funcionamiento de la
fuente de alimentación, el televisor funcionará normalmente.

1-4-2-1. Funcionamiento de la Protección de Sobrecorriente.

1. Si la salida horizontal maneja una corriente excesiva, la caída de voltaje de cruce

por el R808 y R809 aumentará. Q804 se encenderá, lo que cuál activará al opto-
aislador IC801 (vea la Fig. 1-5).
2. El voltaje de salida del emisor del IC801 causa que el voltaje del Pin 6 del MPU sea
mayor que 3.9V. El circuito interno del MPU causa que el Pin 31 adquiera un BAJO
lógico, apagando al Q001. RL801 se abre apagando el televisor.
3. El televisor permanecerá apagado hasta que se desconecte momentáneamente la
alimentación de AC.
4. Si se presiona al botón POWER después de haber restaurado la alimentación de AC
y el televisor enciende pero luego se apaga después de unos pocos segundos,
entonces el técnico estará cierto de tener un problema en la etapa de salida
horizontal o en el circuito de la fuente de alimentación. Estos circuitos necesitarán
ser revisados frente a éste síntoma. Este método de protección es muy similar al
sistema de protección de Rayos X efectuado sobre el oscilador H en el IC101.

ADVERTENCIA: A causa que el Pin 6 del MPU tiene funciones dobles, no

presione el botón ACTION del televisor.
Si presiona éste botón cuando esté ocurriendo el síntoma descrito en el Paso
4, usted inhibirá la Protección de Sobrecorriente por software implementada
en el IC001. Si luego de esto, usted llaga a energizar nuevamente el televisor
enchufándolo a la red, el chasis entero puede llegar a resultar seriamente
dañado.

6
La protección de sobrecorriente aquí descrita es efectuada efectivamente
mediante un software especial incluido en el MPU, y éste queda cancelado
cuando se presiona el botón ACTION con el televisor con problemas de
sobrecorrientes.

FIG. 1-3: CIRCUITO PROTECTOR DE SOBRECORRIENTE (OCP)

7
1-4-3. EL LIMITADOR DE LA SOBRECORRIENTE.

1. R826 detecta la corriente del colector del Q1.

2. Si la caída de tensión de cruce por el R826 es casi igual a la tensión de encendido
del Q801, Q801 se enciende.
3. La tensión del Pin 5 baja, encendiendo al Q3, lo cuál reduce la tensión entre la base
y el colector del Q1 para apagar la corriente Ic (Ic : Corriente Anormal).

1-4-3-1. El Circuito del Sobrevoltaje (OVP).

D825 es el diodo protector de sobrevoltajes (diodo de avalancha) para la línea de

130V. Este tiene un voltaje colapsado de 180V ∼ 240V. D825 conduce cuando la salida
del oscilador horizontal es cero. Si el voltaje de salida del +B de 130V sube más allá
del nivel del voltaje colapsado, el D825 se cortocircuitará a tierra y resultará destruído.

ADVERTENCIA: Si se cambia el IC803 para corregir una falla en la

alimentación, revise también o cambie el R829, D823, D824 y el D825 antes
de re-aplicar la energía al chasis. Durante el acontecimiento de un fallo de
mayor envergadura, éstos componentes pueden fallar, causando que el IC
aparente estar trabajando bien pero con mucha temperatura
(sobrecalentado). Esto puede conducir rápidamente a otra falla en el mismo
IC recientemente reemplazado. Si D825 falla, entonces se aconseja que revise
además la salida del Q551 (Salida Horizontal).

NOTA: Si hay más

de 180V en el
cátodo del D825,
éste se
cortocircuitará a
GND y se
destruirá.

FIG. 1-4. CIRCUITO LIMITADOR DE SOBRECORRIENTE

8
1-5. Localización de Fallas.

1-5-1. PUNTOS ÚTILES PARA LA BUSQUEDA DE FALLAS.

Estos modelos de televisores tienen varios circuitos de protección que están diseñados
para proteger al televisor de un daño mayor. Si uno de los circuitos de protección se
activa por algún fallo dentro del televisor, el problema a encarar por parte del técnico
es el de encontrar primero qué o cuál circuito protector se está interrumpiendo
(activando) y luego buscar el porqué se está activando.

Todos los circuitos de alimentación trabajan con un voltaje de entrada de AC de 82 a

86 voltios. Mediante el uso de un variac, el técnico puede probar los varios circuitos
con un riesgo reducido de dañar el televisor.
Tome en cuenta, no obstante lo anterior, que igualmente el televisor puede llegar a
resultar dañado aún a niveles reducidos de voltaje de entrada, solo que el riesgo de
ocurrir esto se aminora al usar el variac.

1-5-2. FUENTE DE ALIMENTACIÓN MUERTA.

El relé principal de la alimentación, RL801, es controlado mediante el transistor Q001

en el Tablero A. Si éste relé no trabaja, el televisor no funcionará. La base del Q001
debe tener un ALTO lógico desde el Pin 31 del MPU para encender al transistor
mencionado.

La AC es inducida en el primario del T001. El voltaje del secundario es reducido en

tensión a un voltaje menor, luego es convertido a +12 voltios DC mediante el D005.
En éste punto, chequee la presencia del voltaje de STBY en el cátodo del D005. Este
voltaje alimenta a los reguladores de +5V, Q002 y Q003. Chquee si la salida del Q002
(5 voltios) está en el Pin 61 del MPU IC001. Estos 5V dan la partida al funcionamiento
inicial del MPU IC001.

Chequee el botón ACTION, cuya función se activa cuando el voltaje del Pin 6 es de
0.44 voltios o menor. La función de protección de sobrecorriente se activa cuando el
voltaje en el Pin 6 es de 3.9 voltios o mayor.

El Pin 31 enciende al transistor Q001, el cuál hace trabajar al relé RL801. Chequee si
los 130 voltios DC fluyen a través de los contactos del relé para hacer funcionar el
circuito de la salida horizontal.

La red de arranque inicial consistente del R822 y C815 pueden ser causal de no dar la
partida operacional para la fuente de alimentación. Además, cualquier cortocircuito de
cruce por cualquier bobinado antes del circuito rectificador respectivo evitará que se
forme el campo magnético en el transformador T801, de ésta manera evitando que la
fuente de alimentación pueda partir.

9
1-5-3. TODOS LOS VOLTAJES SECUNDARIOS ESTÁN BAJOS.

El lazo de realimentación para la regulación es comúnmente la causa de que los

voltajes secundarios estén bajos. Otra causal puede ser el opto-aislador IC803 en sí si
es que el fototransistor interno llega a estar defectuoso.

1-5-4. LOS VOLTAJES SON MUY BAJOS O CERCANOS A CERO Y LA FUENTE

DE ALIMENTACIÓN CHILLA.

Un cortocircuito completo cercano al lado de la salida del circuito rectificador de

cualquiera de las fuentes secundarias causará que la oscilación de la SMPS se amarre.
La fuente de alimentación intentará re-comenzar su funcionamiento miles de veces por
segundo resultando en un chillido audible (éstos es conocido como “Modalidad de
Ráfagas” de la SMPS).

1-5-5. 141V BAJOS, 13V ALTOS

Si el +B de 141V de colector del Q551 se carga reductivamente por parte del circuito
de la salida horizontal o por cualquier otra razón, el circuito de realimentación del
regulador causará que la fuente de alimentación se compense. El transformador T801
entrará en sobre-excitación y causará que los demás voltajes secundarios se eleven.
Un capacitor de filtro defectuoso puede causar síntomas similares. Use el osciloscopio
para chequear el rizado.

1-5-6. EL +B DE 141V ESTÁ MUY ALTO.

Si el transistor en el interior del IC802 no conduce suficiente corriente, el LED en el

IC806 no emitirá suficiente luz. Por ésta razón, el regulador desarrollará más potencia,
incrementando todos los voltajes. De similar forma, si el LED en el interior del IC806
falla, los voltajes se elevan.

10
MEMO

11
MEMO

12
2. EL MICROCOMPUTADOR DE CONTROL DEL
SISTEMA (IC001: MN1874085TJW)
2-1. Visión General.

El microcomputador de control del sistema de éstos modelos de televisores de

Panasonic es el IC001 (MN1874085TJW). Panasonic se refiere a éste chip muchas
veces con la abreviación “MPU”, la cuál usaremos nosotros también a lo largo de ésta
Guía Técnica cuando nos refiramos al IC001. MPU es la abreviación de “Micro-
Processor Unit” o Unidad Microprocesadora.
El sistema microcontrolador de éstos modelos está conformado de los siguientes
componentes: IC001 (MPU), IC002 (Memoria EEPROM) e IC003 (Receptor de Señales
del Control Remoto).
El esquema de control planteado para éstos modelos es el protocolo del Bus de I²C.
A continuación se detallan las características más relevantes del IC001 (MPU).

#$Chip de Microcomputador de control para TV de 8 Bits de núcleo central.

#$Encapsulado SDIP de 64 pines en doble línea.
#$Reloj de 12MHz
#$Generador de Despliegues En Pantalla (OSD)
#$1 bus de comunicación de I²C.
#$Hardware de Entrada de IR
#$Múltiples Convertidores de A/D de 8bits
#$Múltiples Puertos de E/S de propósitos generales.
#$Incorpora el Decodificador de Subtítulos Adicionales (C.C.)
#$Incorpora un software para la detección y protección de sobrecorriente
#$Entrada de detección para Video Normal o S-VIDEO (Pin 8).
#$Salida de control de Ganancia para la amplificación de la FI (pin 36)
#$Sistema de detección del descenso de la alimentación (“POWER DOWN”)

2-2. Descripción General.

El MPU se comunica con los varios otros IC’s vía el Bus de Comunicación del protocolo
del I²C. El bus se encuentra en los pines 59 (SDA) y 60 (SCL) de la MPU. Este bus
sostiene la comunicación con el procesador de Y/C/D (IC101), el sintonizador
(TNR001), y la memoria EEPROM (IC002).

El cristal del reloj de 12MHz para el chip se halla conectado a los pines 62 y 63 de la
MPU. El control del Encendido / Apagado está en el Pin 31. La MPU controla el brillo, el
contraste, el color, el tinte y la nitidez mediante el envío de comandos hacia el
procesador de Y/C/D (IC101). También la MPU puede controlar las operaciones de
sintonía de similar forma mediante el envío de comandos de control hacia el
sintonizador TNR001.
Similarmente, la MPU puede guardar permanentemente y recuperar los ajustes
realizados por el usuario así como los ajustes de servicio realizados de fábrica
mediante el envío y recepción de comandos hacia y desde la EEPROM (IC002).

13
2-3. La Generación de los Despliegues En Pantalla (OSD).

Los Despliegues En Pantalla de caracteres son generados dentro del IC001 y son
canalizados hacia el procesador de Y/C/D (IC101) desde los pines 41, 42, 43 y 44 de la
MPU.
El Pin 41 es la salida de la señal de YS, usada para realizar la conmutación de selección
de video RGB de TV/OSD en el IC101.
El Pin 42 es la salida de señal de Azul del OSD.
El Pin 43 es la salida de señal de Verde del OSD.
El Pin 44 es la salida de señal de Rojo del OSD.
Los caracteres del OSD se generarán solamente cuando se solicite la aparición del
número del canal corrientemente sintonizado (DISPLAY), cuando se realice el cambio
de canales o cualquier función de subir o bajar volumen, brillo, contraste, etc., a través
del menú de ajustes del usuario.
Normalmente los pines 41, 42, 43 y 44 del IC001 (MPU) tienen un nivel lógico BAJO.
Cuando se generan los caracteres para el despliegue en la imagen principal de la
pantalla, éstos terminales de la MPU adquieren un nivel lógico ALTO mientras dure la
generación del OSD.

2-4. El Teclado de A/D

Estos modelos de televisores ostentan un teclado de A/D el cuál se basa en el uso de

un circuito de escalera de resistores. El teclado de A/D produce un nivel de tensión DC
distinta que dependerá de la tecla que se presione. En el caso de los modelos bajo
análisis en ésta Guía Técnica, se usa solo un (1) circuito de escalera de resistores. Los
botones de funciones del teclado frontal del televisor son los siguientes: POWER, VOL-
DOWN. VOL-UP, CH-DOWN, CH-UP y TV/VID.
Los distintos niveles de tensión desarrollados al presionar los distintos botones de
control del panel frontal del televisor son ingresados en el Pin 5 de la MPU vía R002.
El botón ACTION, ya analizado, está conectado aparte de los demás botones al Pin 6
de la MPU.

2-5. La Entrada de IR.

La señal del IR procedente del control remoto del televisor es ingresada en la ventana
sensora del receptor de control remoto IC003 en el panel frontal del televisor. La señal
del IR es convertida fotoeléctricamente y amplificada en el IC003 para ser canalizada
luego hacia el Pin 1 de la MPU.
La señal ingresada en el Pin 1 de la MPU es una onda cuadrada de 5 voltios cresta a
cresta en todo momento que se esté recibiendo la señal del IR. La MPU decodifica la
señal y realiza la función que fue elegida por el operador vía el control remoto.

14
2-6. Detección de Enganche de la Señal (“LOCK DET”).

La entrada para la detección del enganche de una señal válida de sincronismo es en el

Pin 4 de la MPU. El voltaje de entrada aquí es atenuado mediante los resistores R010 y
R011. La entrada de Detección de Enganche en el Pin 4 de la MPU va a ALTO lógico
cuando se recibe una señal de sincronismo válido en el sintonizador. La línea de “LOCK
DET” es monitoreada constantemente durante la sintonización de canales, el cambio de
canales y durante la operación de autoprogramación de canales.

2-7. Entrada para Modalidad de Servicio.

El terminal de entrada para poner la MPU en la modalidad de servicio (modalidad del

técnico de reparaciones) es el Pin 10 (FA1). Normalmente éste Pin está en nivel lógico
ALTO. Cuando se ingresa en la modalidad de servicio, éste Pin adquiere un nivel lógico
BAJO producto de la puesta a GND del terminal 8 (FA1) en el conector de servicio TP.
El terminal FA2 es GND. Cortocircuitando FA1 con FA2 por espacio de 2 segundos, se
ingresa el televisor en la modalidad del técnico de reparaciones.

2-8. Data y Reloj Seriales (SDA y SCL) y el Bus de I²C.

Estos modelos incorporan un bus de doble polaridad de Circuitos Inter-Integrados

(I²C). El Bus de I²C lleva información entre los dispositivos conectados al bus usando
dos líneas, la Data Serial (SDA) y el Reloj Serial (SCL). Cada dispositivo tiene una
dirección única para la transferencia de los datos llamada Dirección Esclava.

Cuando se transmiten o reciben los datos, los dispositivos en el bus pueden ser ya sea
un “Maestro” o un “Esclavo”. Para estos modelos, el dispositivo “Maestro” es la Unidad
Microprocesadora (MPU) IC001. La MPU inicia la transferencia de los datos en la línea
del bus y genera la señal de reloj que permite que se envíen los datos. La MPU
entonces direcciona a los dispositivos “Esclavos”, que reciben los datos transmitidos y
retornan una señal de reconocimiento hacia la MPU.
Los dispositivos Esclavos aquí son el IC101 (Procesador de Y/C/D), la memoria
EEPROM (IC002), y el sintonizador a varactor (TNR001).

El sistema del bus de I²C realiza las funciones de control que reemplazan a muchos de
los controles mecánicos requeridos en los televisores. En lugar de ajustar controles
mecánicos individuales, las funciones de control electrónicas se pueden realizar usando
el “Menú de Despliegue En Pantalla” en la Modalidad del Técnico de Reparaciones.

Normalmente, la línea SDA y la línea SCL están en nivel lógico ALTO (+5V), y son
llevadas a BAJO lógico durante la transmisión de las señales de data y de reloj
respectivamente. Los pulsos de data y de reloj son pulsos negativos.

15
2-9. Control del Tamaño Vertical (“V-SIZE”).

La señal que se saca desde el Pin 18 de la MPU se usa para realizar y mantener el
control del tamaño vertical sobre el IC451, a través del transistor Q430. A diferencia
de otros televisores de otras marcas, que ejercen el control del tamaño vertical vía
comandos en el bus de I²C, éstos televisores usan éste tipo de MPU que tiene un
terminal específicamente diseñado para el control del grado de amplificación de la
rampa vertical dentro del IC451 de la salida vertical.
Desde éste terminal se saca una tensión analógica que controla al Q430 para ejercer el
control del tamaño vertical en el Pin 4 del IC451.

2-10. La Decodificación de los Subtítulos Adicionales (C.C.)

Los pines 23, 24, 25, 26 y 27 de la MPU pertenecen a la circuitería interna del
decodificador de la señal de los subtítulos adicionales contenida en la Línea 21 del
barrido normal de TV cuando se transmite ésta señal.
El video compuesto para la detección y decodificación de las señal de C.C. se acopla en
el Pin 26 del IC001 procedente del Pin 30 del IC101 vía el transistor Q302.
La señal de R,G, y B de los C.C. se saca desde los pines 42, 43, y 44 de la MPU de la
misma manera que como se sacan las señales del OSD. Cuando se deben generar las
señales para mostrar la caja negra de texto de los C.C. en pantalla, los pines 41, 42,
43 y 44 de la MPU adquieren un nivel lógico ALTO que permanece mientras esté
desplegándose la caja de textos en la pantalla.

2-11. Detección del Descenso de la Alimentación (“POWER

DOWN”).

El Pin 34 de la MPU es la entrada para realizar la detección del descenso momentáneo

de la alimentación. Normalmente éste terminal tiene un nivel lógico ALTO. Durante la
reiniciación de la MPU, éste terminal tiene un nivel lógico BAJO.
El Pin 35 (RECHARGE) de la MPU controla la base del transistor Q004, cuyo emisor
determina el estado del terminal 34 de la MPU. Normalmente, el Pin 35 de la MPU tiene
un nivel lógico ALTO con lo que el Q004 no conduce. Cuando ocurre un descenso
anormal en la alimentación de entrada a la MPU por espacio de más de 3 segundos, el
terminal 35 saca un BAJO lógico que enciende al Q004, el cuál a su vez pone a BAJO
lógico el terminal 34 de la MPU de vuelta. Con esto, la MPU entra en la modalidad de
interrupción del funcionamiento por deficiencia de la alimentación.

2-12. Terminal de Control del Nivel de la FI por Defecto.

El Pin 36 de la MPU es el puerto de salida de control de la ganancia máxima para el

circuito del AGC de la FI en el IC101. Vía Q3001, la señal de control de la ganancia del
AGC de FI se ingresa en el Pin 29 del IC101 (Terminal de conexión del capacitor de
filtro del detector del AGC de FI). Al forzar el voltaje de éste terminal, se puede variar
la ganancia de la amplificación interna de la señal de FI aun más para el caso de una
sintonía de canal deficiente en señal. Por defecto, el Pin 36 de la MPU permanece a un
nivel ALTO (Ganancia de FI por defecto); normalmente, para la ganancia normal de la
señal de FI, el Pin 36 permanece a nivel lógico “BAJO”.

16
2-13. Retención del Funcionamiento (“HOLD DOWN”).

El Pin 40 (“HOLD DOWN”) de la MPU es la entrada para la detección de la retención

forzada del funcionamiento del televisor para apagar el relé.
El Pin 51 del IC101 se usa como terminal de salida de la señal que indica el estado de
activación de la circuitería interna de ese chip para la retención obligada del
funcionamiento. Esta condición en el IC101 altera la frecuencia de la oscilación
horizontal subiéndola levemente más de lo normal durante un espacio de tiempo
definido frente al acontecimiento de algún fallo que haga aumentar más allá de lo
normal los niveles del Alto Voltaje y/o las intensidades de los haces electrónicos del
TRC. El Pin 51 del IC101 es la salida de onda continua y salida de la protección de
rayos X activada que se conecta al Pin 40 del IC001 vía R536, R537, C534 y R070.
Con esto, la MPU al detectar el nivel lógico ALTO en el Pin 40, coloca en BAJO el Pin 31
abriendo el relé y apagando con ello el televisor. Esta es la protección de rayos X
clásica de los televisores que es realizada mediante el control de la MPU en éste
esquema de televisor.
Normalmente, éste Pin 40 debe tener un BAJO lógico.

2-14. Control del Volumen.

El Pin 45 de la MPU es el terminal de salida del control del volumen de éstos

televisores. Desde aquí se saca una señal PWM variable. La señal es filtrada mediante
el LPF conformado por L2302, R2312, D2301, R2313, C2311, y la tensión de DC de
control de volumen obtenida aquí es atenuada y acondicionada al nivel de rango de
control adecuado a través de R2324, R2315, R2317, y la tensión de control se aplica
entonces al Pin 5 del IC2303 de salida de audio, para ejercer el control del volumen
variable. A diferencia de otros esquemas clásicos de televisores de otras marcas, en
donde el control del volumen es realizado mediante comandos del Bus de I²C, en éstos
televisores aun se sigue usando una línea de control del volumen individual usando
una salida de señal PWM variable en ancho que controla éste parámetro del televisor.

2-15. La Reiniciación de la MPU.

El Pin 54 de la MPU es el puerto de entrada para la señal de la reiniciación (“RESET”).

El circuito de reiniciación de la MPU ligado al Pin 54, es bastante simple y está basado
en el uso de la carga abrupta inicial del capacitor C024 de la reiniciación. El circuito de
la reiniciación está conformado esencialmente por el C024, y R060 simplemente. La
operación de reiniciación sirve para asegurar que la MPU se reinicie o inicialice cuando
se aplique primeramente la alimentación AC al televisor o después que se haya
interrumpido la alimentación AC. La MPU se reinicia toda vez que la línea de RESET es
colocada en BAJO lógico.
Cuando se aplica primeramente la alimentación AC al televisor, la línea de reiniciación
RESET (Pin 54 de la MPU) va a ALTO por espacio de cerca de 500ms y entonces va a
BAJO lógico por alrededor de 30ms cuando el capacitor C024 se carga abruptamente
(fenómeno de histérisis del capacitor durante la carga abrupta inicial). Cuando se
carga inicialmente el C024, inicialmente la línea RESET es colocada en BAJO lógico ya
que en un instante inicial breve de alrededor de 30ms, el capacitor se comporta
prácticamente como un cortocircuito entre sus terminales. Luego que el capacitor C024
ha alcanzado un 63% de su carga total, la línea RESET se vuelve ALTA lógica
nuevamente. Esta es la operación de reiniciación de la MPU.

17
2-16. El AFC de Sintonía.

El Pin 2 de la MPU es la entrada del primer control automático de la frecuencia de

oscilación del oscilador local del sintonizador a varactor.
El Pin 3 es una segunda entrada de control para los casos en que se usen dos
sintonizadores individuales. En éste caso, el Pin 3 no es usado y permanece derivado a
GND vía R028.
El AFC de sintonía es el mismo control del AFT de otros televisores con la misma
funcionalidad. La entrada del Pin 2 de la MPU detecta el punto de cruce de 2.5VDC. El
cruce ocurre cuando el sintonizador se sintoniza al nominal y el voltaje del AFC iguala a
2.5VDC en el Pin de salida de AFC, Pin 31 del IC101.

18
2-17. Diagrama de Funciones de Terminales del IC001

FIG. 1-5. CONFIGURACIÓN DE PINES DEL MPU (IC001)

19
MEMO

20
MEMO

21
3. EL SINTONIZADOR A VARACTOR (TNR001:
ENV56D37G3)
3-1. Descripción Funcional del Sintonizador TNR001.

El sintonizador a varactor usa un capacitor de voltaje variable denominado “Varactor”,

un sintetizador de frecuencia y un sistema de lazo amarrado en fase (PLL) para
sintonizar el oscilador local (LO) a la frecuencia deseada del canal mediante el control
digital.

La frecuencia del LO es dividida mediante un divisor programable para producir la

frecuencia cuya fase se comparará con la frecuencia de referencia generada por el
oscilador de 4MHz.

El voltaje de BT (sintonización) es controlado por el voltaje de salida de la comparación

de fases, que controla la frecuencia del LO. La frecuencia del LO varía de acuerdo a la
relación dividida del divisor de frecuencia.

El MPU sintonizador (IC001) envía los datos de la relación dividida del divisor de
frecuencia y los datos de conmutación de banda hacia el sintonizador, usando las
líneas del bus de I²C.

La señal de la FI obtenida internamente en el sintonizador mediante el clásico

heterodinaje de señal en la etapa mezcladora interna, se saca como la señal de la
Frecuencia Intermedia (F.I.) desde el terminal IF1 del TNR001 para ser canalizada
hacia el Filtro SAW y hacia las entradas de FI del IC101.
La señal de FI de salida del sintonizador contiene la suma y la diferencia de las señales
mezcladas del LO y del amplificador de RF internos del sintonizador. Por tal razón, la
señal de FI contendrá señales de interferencias laterales a la señal de interés.
El terminal RF-AGC se usa para ingresar la tensión de corrección de la ganancia de la
amplificación de la etapa Amplificadora de RF del sintonizador.

22
FIG. 1-6. TRAYECTORIA DEL SINTONIZADOR

23
MEMO

24
MEMO

25
4. EL FILTRO SAW (X101)
4-1. Visión General.

El Filtro de Ondas Acústicas Superficiales (SAW Filter) es aquél filtro que hace uso de
las ondas superficiales que viajan sobre un substrato de material piezoeléctrico donde
están montados electrodos que varían en ancho y longitud en respuesta a la señal de
FI aplicada a ellos.
El filtro SAW limita las frecuencias de la FI de video al pasobanda del circuito de VIF
(FI de Video) interno en el IC101.
La frecuencia de resonancia de los electrodos internos del X101 es de 45.75MHz
centralmente.
La señal de Fi de salida del sintonizador es ingresada en el electrodo captador de
entrada interno del X101, donde la señal es convertida electroacústicamente. La señal
de ultrasonido dentro del X101 es limitada en frecuencia a la frecuencia centrada en
45.75MHz. Luego, las señales ultrasonoras de la FI limitadas en banda viajan sobre el
substrato piezoeléctrico para alcanzar al electrodo excitador de salida donde la señal
será re-convertida nuevamente en una señal eléctrica de FI con su ancho de banda
restringido (conversión audioeléctrica).
Las señales de la FI de video (VIF) que se sacan desde los pines 4 y 5 del X101 para
ser canalizadas hacia los pines 19 y 20 del IC101, las entradas diferenciales del
amplificador de VIF de tres etapas.

FIG. 4-1. CONFIGURACIÓN FIG. 4-2. CIRCUITO DEL

INTERNA DEL X101 FILTRO S.A.W.

26
MEMO

27
MEMO

28
5. EL PROCESADOR DE Y/C/J
(IC101: AN5165K)

5-1. Visión General.

El IC101 (AN5165K) es un IC en el cuál la totalidad de los circuitos procesadores de

señales de televisión de color del sistema NTSC están integrados en un solo chip. La
racionalización de éste chip se puede realizar al incorporar la interfaz del bus de I²C a
éste chip.
Las funciones propias de éste chip que son las que realiza en el televisor donde se
encuentra incorporado, son las siguientes: circuito de Fi de video, circuito de Fi de
sonido, circuito procesador de señal de video, circuito procesador de señal de color,
circuito corrector de las deflecciones y circuito procesador de señales de sincronismos.
Adicionalmente, éste chip incorpora: interfaz del bus de I²C, expansión del nivel del
negro, compresión dinámica del nivel del blanco (gamma), trampa y filtro pasobanda
de 3.58MHz incorporadas.

29
5-2. Diagrama de Bloques Internos del AN5165K (IC101).

30
5-3. Tabla de Funciones de Pines del AN5165K.

PIN NOMBRE FUNCIÓN

VCO de Croma (3.58MHz). Este es el Pin para la
oscilación de la croma de 3.58MHz.
1 VCO • Pin para la oscilación de los 3.58MHz de croma.
• El patrón de pistas entre el Pin y el oscilador a
cristal debe ser lo más corto posible.
Filtro del APC de la Croma.
• Pin del Filtro para el circuito de la detección del APC
(Funciona para el Período del BGP).
2 APC (C) • La Sensibilidad de la Detección llega a ser alta
cuando la R externa es grande (Tiende a ser
fácilmente puesta en marcha y a ser afectada por el
ruido.)
Entrada de YS & YM.
• Entrada del pulso del borrado rápido para el OSD.
• Encendido de YM (Media Tonalidad) a 1.0V (0-p) o
3 YS & YM mayor.
• Encendido de YS (Entrada de OSD) a 3.0V (0-p) o
superior.
• Rango de uso recomendado: 0V a 6V.
4 R IN Entrada de Rojo externo. Cambia linealmente la salida
de acuerdo con el nivel de entrada.
5 G IN Entrada de Verde externo. Cambia linealmente la salida
de acuerdo con el nivel de la entrada.
6 B IN Entrada de Azul externo. Cambia linealmente la salida
de acuerdo con el nivel de la entrada.
VCC de 9V para la sección de proceso de Video, Croma
7 V/C/J 9V y Jungla. Alimentación para el circuito de video, el
circuito de la croma, el circuito de la RGB, el circuito de
sincronización y el circuito del DAC.

Salida de Rojo. Nivel del BLK de aproximadamente

8 R OUT 1.5V; nivel del pedestal (negro) de aproximadamente
3.0V.

Salida de Verde. Nivel del BLK de aproximadamente

9 G OUT 1.5V; nivel del pedestal (negro) de aproximadamente
3.0V.

Salida de Azul. Nivel del BLK de aproximadamente

10 B OUT 1.5V; nivel del pedestal (negro) de aproximadamente
3.0V.

31
PIN NOMBRE FUNCIÓN
Detección del Enganche Horizontal. Este es el Pin de la
detección de la sincronización horizontal.
• La fase de la señal sincronizadora horizontal y del
pulso de salida horizontal se detectan y sacan.
• El Pin 11 llega a estar BAJO lógico en la condición
de un fuera de sincronización.
• El control del color llega a ser mínimo y la salida de
11 LOCK DET la croma desaparece y VOUT entra a un estado de
trabajo libre en la condición asincrónica.
• Se presta especial atención a la impedancia del Pin
11 cuando el voltaje de éste Pin se usa para un
microcomputador (la impedancia requerida es de
mayor o igual a 680 kohm en éste caso).
• Período de Sincronismo H, cuando el Pin 50 está:
En ALTO: I1 ENCENDIDO
En BAJO: I2 APAGADO
12 RGB GND GND para la salida de RGB, la interfaz del I²C, y los
DAC’s.
Protección para ACL y ABL / Gollete del TRC. La
protección del Gollete del TRC es el nombre dado a la
protección de la ausencia del barrido vertical de salida
por Panasonic.
• La salida de RGB es borrada (ennegrecida) cuando
el voltaje de DC del Pin 13 es disminuido por parte
de la red externa de detección del ABL / ACL. Sin
embargo, éstas salidas de RGB no son ennegrecidas
13 ACL / NECK cuando se ha encendido el SW de servicio.
(Prioridad del switch de servicio)
• Cuando 01 – D7 = 1, las Funciones de ABL, y el
brillo disminuyen por reducir el voltaje de DC del
Pin 13.
• Cuando el Pin 13 es puesto a tierra (GND), la
ganancia del ACC pasa a ser mínima, y se hace
posible medir la frecuencia de oscilación libre de la
croma. El punto de medición es el Pin 51.
• Rango recomendado de uso: 0V a VCC.
Entrada de Data Serial del Bus de I²C.
• Entrada de nivel BAJO: 0.9V o menor.
14 SDA • Entrada de nivel ALTO: 3.1V o mayor.
• Capacidad de disipar la ACK: 1.8mA.
• Rango recomendado de uso: 0V a VCC2.
Entrada de Reloj Serial del I²C.
15 SCL • Entrada de nivel BAJO: 0.9V o menor.
• Entrada de nivel ALTO: 3.1V o mayor.
• Rango de uso recomendado: 0V a VCC2.
Entrada del Pulso de BLK (Borrado) / Salida de
Sincronismo 2 Horizontal.
• El borrado de las salidas de RGB es aplicado cuando
16 H SYNC se aplica aquí un voltaje de 0.8V o mayor.
• Pin de salida del pulso H (SCP). Se saca un pulso de
2µS sincronizado horizontalmente.

32
PIN NOMBRE FUNCIÓN
Detección del Blanco. Este es el Pin de entrada del
Filtro de la Detección de Crestas del Blanco.
• Se determina la característica de respuesta de la
17 APL DET corrección de la gradación del blanco.
Cuando hay pantalla decaída, hace la señal de C
mayor.
Cuando la respuesta de la pantalla es lenta, hace la
señal de C menor.
18 IF 5V VCC de 5V para las secciones de VIF y SIF.
Entrada (1) & entrada (2) de VIF.
19 IF IN • Entradas del amplificador de VIF con entradas
20 IF IN balanceadas.
• La máxima entrada es de 120dBµ.
21 IF GND GND para las secciones de VIF y SIF.
Salida de AGC de RF.
22 RF AGC • Salida de colector abierto.
• Rango recomendado de uso: 0V a VCC1 (9V).
Filtro del APC de la SIF.
23 S APC • Pin de filtro para el circuito del APC de la SIF.
• La característica de desacentuación es cambiable
mediante el capacitor entre el Pin y GND.
Salida de Audio.
24 AUDIO OUT • La DC fluctúa mediante el intercambio interno /
externo.
• Rango recomendado de uso: - 0.8mA a +0.8mA.
Entrada de Video Externo.
• Pin de entrada para un señal de video externo y
25 EXT V-IN entrada de corte de la DC.
• Típico : 1Vp-p; máximo: 1.5Vp-p.
• La impedancia es de 100ohmios o menor.
Filtro de Desacoplamiento de la DC.
• La curva S en el IC es de banda ancha, pero la
realimentación de DC se aplica de manera que el
voltaje de DC de la señal de salida llegue a ser
constante.
26 DECOUPLING • Nivel de DC (típico de 4.5V), fs % ALTA: V26 %
BAJA.
• Si el capacitor C (4.7uF) es muy pequeño, la
distorsión del sonido tiende a hacerse más grande a
bajas frecuencias.

Entrada de Audio Externo.

• Pin de entrada para una señal de audio externo.
Entrada del corte de la DC.
27 EXT A-IN • Ajusta el nivel de entrada típico al nivel de sonido
interno.
• Entrada máxima de 7Vp-p.

33
PIN NOMBRE FUNCIÓN
Entrada de SIF / Nivel de Expansión del Blanco.
Como entrada de SIF, la entrada máxima es de 110
28 SIF IN dBµ.
También es un Pin de ajuste de la DC de las
florescencias de Y. La curva y la polarización de la
corrección de la gradación del blanco determinan el
punto de recorte absoluto (2.0V a 4.5V).
Filtro del AGC de la FI.
• Pin para el filtro del AGC de la FI. La corriente
obtenida a partir del circuito del AGC es filtrada
mediante el capacitor externo.
29 IF AGC • Ya que la respuesta pasa a ser más rápida cuando
la capacitancia C se hace menor, la característica de
zumbido de fondo es mejorada.
Sin embargo, el debilitamiento tiende a aparecer
fácilmente.
Salida de Video.
30 COMP SW OUT • Se saca el Video INT o Video EXT seleccionado
mediante el SW de A/V.
• Rango recomendado de uso: - 3.2mA a +0.4mA.
Salida de AFT.
• El desvío del voltaje central es ajustado mediante el
bus.
31 AFC OUT • Cuando el SW de AFT por defecto es encendido (0B
= 00), V31 pasa a tener un valor determinado por
el divisor resistivo externo.
• El µ del AFT es variable mediante la impedancia del
resistor externamente ligado.
Entrada de Video Interno.
• Pin de entrada para la señal detectada mediante el
32 RF V-IN circuito de la VIF (Señal de video interna).
• Entrada del corte de la DC.
Entrada típica: 1Vp-p (máximo de 1.5Vp-p) con una
impedancia de 280ohmios.
Salida de la Detección de la VIF.
• Ajustado al valor central mediante el bus de I²C
33 DET OUT (usando los 4 bits superiores de 0A).
El voltaje de DC pasa a ser de aproximadamente 1V
en la modalidad de video externo (04 – D6 = 1)
Rango de uso recomendado de –1.6mA a +0.8mA.
Filtro para el APC de la VIF.
• Pin de filtro para el circuito del APC de la VIF.
34 VCO APC • El circuito de la detección del enganche para el VCO
está incorporado en el interior del IC en el interior
para conmutar la constante de tiempo para el filtro
del APC.
VCO de VIF (1).
• La bobina de la oscilación se cambia de acuerdo a la
35 VCO frecuencia de la VIF.
• El valor permisible de la dispersión del punto de
resonancia de la bobina está dentro del 1%.

34
PIN NOMBRE FUNCIÓN
VCO de VIF (2).
• La bobina de la oscilación se cambia de acuerdo a la
36 VCO frecuencia de la VIF.
• El valor permisible de la dispersión del punto de
resonancia de la bobina está dentro del 1%.
37 IF 9V VCC de +9V.
+B para el circuito de la FI.
Detección del Negro.
• Pin de la detección del nivel del negro para el
circuito de la extensión del negro.
• Aquí es mantenida la mayor parte del negro de la
38 B LVL DET luminancia para el circuito del borrado.
La sensibilidad de la detección del negro cae cuando
la impedancia de salida se hace más pequeña, de
manera que la detección del negro llegue a ser
imposible a menos que se presente una gran área
de negro.
Entrada de Y / Sincronismo Vertical.
Este Pin se usa como entrada para la separación del
sincronismo vertical así como también para entrada de
la señal de video.
• Pin de entrada de la señal de video (Además de
39 Y IN entrada de video compuesto)
• Entrada típica: 2.0 Vp-p
• La porción superior del sincronismo es fijada o
enclavada a 3.5V
• La señal de video se debe ingresar a una baja
impedancia (por debajo de los 100 ohmios)
Fijación del nivel del pedestal del sincronismo vertical.
• Pin de enclavamiento máximo para la señal del
sincronismo vertical.
• El integrador de la cantidad de señal de sincronismo
40 Y CLAMP vertical por sí mismo ha sido determinada mediante
una constante de tiempo interna. Sin embargo, la
temporización (regulación del tiempo) de aplicación
del disparo está determinada mediante la selección
de la constante de tiempo conectada al Pin 29 del
chip externamente (C108).
Entrada del Sincronismo Horizontal.
Esta entrada se usa para la separación del sincronismo
horizontal dentro del chip.
• El circuito interno del Pin 39 y el del Pin 41 son los
mismos.
• Cuando R es mayor, el nivel del fraccionamiento
41 SYNC IN periódico pasa a ser más profundo (compresión de
Deficiencia a Sincronismo). Cuando R es pequeña,
el nivel del fraccionamiento periódico pasa a ser
más superficial (Deficiencia a fluctuación tales como
la caída vertical).
• La porción superior es enclavada a 3.5V.

35
PIN NOMBRE FUNCIÓN
VCC de +5V para las secciones de Croma, Jungla y
42 V/C/J 5V DAC’s.

Entrada de Croma / Inicio de la Expansión del Negro.

Este Pin se usa para ajustar el punto de inicio de la
extensión del negro.
• El Pin 43 es el Pin de entrada de la señal de croma,
43 C IN y el punto de inicio de la extensión del negro es
ajustado mediante una tensión DC internamente
aplicada.
Nivel de DC: ALTO ↔ BAJO
Punto de inicio: Superficial ↔ Profundo
• Rango recomendado de uso: 0V a VCC1 (9V)
44 Y/C/J GND GND (Video / Croma / Jungla)
Entrada de FBP.
• Pin de entrada del FBP para el circuito del borrado y
45 FBP IN el circuito del AFC.
• Nivel de umbral = HBLK: 0.7V ; AFC: 1.9V
• La entrada de tensión de 0V o menos se inhibe.
• El rango recomendado de uso es de 0V a VCC2 (5V)
46 H VCC / H. D REF VCC de 6.2V. Pin de fuente de alimentación estabilizada
para la circuitería horizontal interna del chip.
Filtro para el AFC 1 horizontal.
• El capacitor conectado al Pin 47 (C503: 2.2uF) es
cargado y descargado después de la comparación
47 H AFC de fases de la señal del sincronismo horizontal y el
pulso horizontal producido desde el interior del IC.
• R506, C502 y C503 son un filtro terminal de retardo
para el AFC1.
VCO Horizontal (32fH). Pin de la oscilación horizontal.
• La oscilación toma lugar a 32 x fH ≅ 503kHz
48 H OSC mediante el oscilador cerámico X501.
• Los pulsos horizontal y vertical son generados por
los circuitos contadores reductivos internos del IC.
Entrada de la Protección de Rayos X. Este Pin se usa
para propósitos de protección del sobrevoltaje o
sobretensión.
• Si la tensión de entrada en éste Pin aumenta de 0V
49 HOLD DOWN a VREF (Pin 46) = 6.2V;
(1) La oscilación horizontal pasa a quedar fuera de
sincronización: aproximadamente 6.15V
(2) Pantalla oscura: (1) + 70mV
• Rango recomendado de uso: 0V a VCC1 (9V)

Salida del Pulso Horizontal.

• Ciclo de trabajo útil es de aproximadamente un
50 H OUT 37%.
• Rango recomendado de uso: - 6.4mA a +0.1mA.

36
PIN NOMBRE FUNCIÓN
Salida de CW / Entrada de Apagado para el SUPRESOR
del punto luminoso / Salida de la Protección de Rayos
X. (Amplitud de salida de 860mVp-p)
El Pin también distribuye en la detección de la
retención de la frecuencia horizontal por protección de
rayos X.
51 CW OUT (HOLD DOWN) • En condición normal: 6.1V (DC)
• En condición de retención de la frecuencia
horizontal: 1.2V (DC)
• Aplique 9V (VCC1) DC para apagar el supresor del
punto luminoso del apagado de la pantalla. El rango
recomendado de uso va desde –0.4mA a +0.1mA,
entre 0V a VCC1.
Salida del Pulso Vertical (onda cuadrada de 60Hz)
52 V OUT • Pulso de polaridad negativa, con un ancho de 6.25H
• Rango recomendado de uso: -0.8mA a +0.1mA.

37
5-4. El Procesamiento de la VIF, el AFT, el AGC y la detección del
video.

Saliendo del sintonizador, la señal de FI, vía el filtro de onda acústica superficial X101,
es aplicada a los pines 19 y 20 del IC101 (AN5165K).
Dentro de este chip, la señal se aplica a un circuito amplificador de FI (VIF) de tres
etapas, dos AGC de alta velocidad de respuesta controlados mediante los comandos
del bus de I²C.

El circuito de la frecuencia intermedia de video (VIF) es la segunda etapa del

procesamiento de la frecuencia intermedia. Esta etapa amplifica, detecta y separa la
señal de video de las demás componentes en la banda de frecuencia del canal elegido.

5-4-1. Descripción General

La señal de Fi tiene cuatro componentes:

• Luminancia (Y)
• Diferencia de color (C)
• Sincronismos horizontal y vertical
• Audio compuesto

38
5-4-2. Funcionamiento.

La FI pasa desde el sintonizador a través del filtro de ondas acústicas superficiales

X101 hacia los pines 19 y 20 del IC101 como se menciona anteriormente.
El filtro SAW limita las frecuencias de la FI de video al paso de banda del circuito de
VIF.
El amplificador de VIF del IC101 (“VIF AMP”) amplifica la señal de VIF. Los pines 35 y
36 (VCO) y el Pin 34 (APC) generan la señal de la frecuencia de FI usada en el detector
de video (“IF DET”). (Vea el diagrama de bloques internos del IC101 de la página 31).

El Pin 29 (IF AGC) controla el grado de amplificación del Amplificador de VIF (“VIF
AMP”) y el Pin 22 (RF AGC) controla el grado de amplificación del amplificador de RF
del sintonizador para obtener el correcto voltaje de salida desde el detector de FI
(Detector de Video).

La componente de la Frecuencia Intermedia de Video (VIF) es eliminada de la señal del

video en el Pin 28 (mediante el paso a través del BPF de 4.5MHz X201).

La señal de la VIF es amplificada alrededor de 50dB antes de ser enviada hacia el

detector de video. El bloque detector de video (“IF DET”) usa el sistema de detección
sincrónica el cuál asegura la obtención de una señal de video de alta fidelidad.

5-4-3. El VCO y el APC del Detector de Video.

Cuando se enciende el televisor y el IC101 pasa a ser energizado, el VCO empieza

oscilando a 45.75MHz vía el circuito tanque conformado por el capacitor C103 y la
bobina tanque L105 conectados ambos entre los pines 35 y 36 del chip.

El circuito del APC compara la señal de VIF con la señal del VCO. Si las frecuencias no
cuadran, la frecuencia del VCO se modula para sincronizarla con la frecuencia de la
señal de Fi entrante (vea la Figura 25 y Figura 26).

La red R/C en el Pin 34 (R101 y C106) conforman el filtro del APC del detector de video
y predeterminan las características de respuesta del circuito del APC. Mientras más
pequeña sea la constante de tiempo de la red de R/C, más rápida será la respuesta del
circuito del APC en su función.

39
5-4-4. El Control Automático de la Frecuencia (AFC de sintonía o AFT).

Este circuito de AFC de la sección de FI es el mismo circuito del AFT de otros chips con
un nombre distinto dado por el fabricante en particular.
El Pin de salida del voltaje del AFT es el Pin 31 del IC101.

La FI se sitúa a 45.75MHz y el voltaje central del VCO en el Pin 23 es de 2.5V.

El Pin 23 es el terminal de salida del estado del APC interno del PLL detector de video
(FI).

Si la señal de VIF fluctúa en 500kHz (alargando el ancho) el voltaje del AFC procedente
del Pin 31 será de alrededor de 3.7V.

El voltaje del AFC desde el Pin 31 se envía hacia el Pin 2 de la MPU IC001.

La MPU (IC001) monitorea el voltaje del AFC y altera los datos del canal para
mantener la señal de la FI de video dentro de la banda del circuito de la VIF.

5-4-5. El AGC de la FI y el AGC de la RF.

La señal del video detectado se aplica al circuito del AGC de la FI (“IF AGC”).

El AGC de la FI genera el voltaje del Control Automático de la Ganancia (AGC o

“C.A.G.”) de acuerdo a la amplitud de la señal de video sincronizadora. El circuito
puede cambiar la ganancia en alrededor de 40dB para mantener la amplitud de la
señal de video de salida constante.

El AGC de la RF trabaja como un Control Automático de Ganancia retardado. Para

ajustar la ganancia, primero ajuste la ganancia de la FI, y luego ajuste la ganancia de
la RF.

El punto de ascensión está determinado en 64 pasos por la MPU IC001 vía el bus de
I²C. Este ajuste se puede realizar vía el control remoto en la Modalidad de Técnico de
Servicio.

5-4-6. La Trampa de la SIF (“Frecuencia Intermedia de Sonido”).

La señal de la FI abandona el IC101 desde el Pin 33 (DET OUT) y es re-ingresada al

IC101 en el Pin 28 (SIF IN). La componente de la SIF pasa a través del filtro de SIF
X201 (BPF de 4.5MHz), es sincronizada vía el SVCO, y sale como audio compuesto a
través del Pin 24 (AUDIO OUT) hacia el Pin 3 del IC2303 (Amplificador y controlador de
audio), vía R202, C2307, R2306 y C2310.

La señal de FI que entra en los pines 19 y 20 del IC101 (DET IN) pasa a través de una
trampa de sonido (X102), que bloquea la señal del sonido a 4.5MHz, y se saca a través
del Pin 30 como video compuesto (VIDEO OUT).

40
Desde el Pin 30 del IC101, la señal del video detectado es re-plicada a los pines 39 (Y
IN) y 43 (C IN) para ser procesada internamente por los canales de luminancia y de
crominancia respectivamente en el chip.

Adicionalmente, la señal del video detectado procedente del Pin 30 del IC101 es pasa a
través del seguidor de emisor Q302 (amplificador de video de 6dB), del cuál la señal se
saca acondicionada en impedancia y debidamente amplificada para servir como la
señal de la bandabase del video compuesto para la detección y decodificación de la
información de los subtítulos adicionales transmitida durante la Línea 21 cuando está
disponible desde el transmisor. La señal del video compuesto desde el Q302 conforma
la línea de señal de CC (“Closed Caption” o “Subtítulos Adicionales”) que se canaliza
hacia el Pin 26 de la MPU IC001 para ser procesada dentro de la MPU para la detección
y la decodificación de C.C.

La señal del video compuesto externo es aplicada en el Pin 25 del IC101 a través del
D3006, D3007, R3005, C3003, R3006, y D3002.

La señal del audio compuesto externo es aplicada en el Pin 27 del IC101 a través del
D3008, D3009, R3013, R3009, R3010, C3005, C3001, y D3004.

5-5. Funcionamiento de las Secciones de Video / Croma.

1. La salida de la señal del filtro de ondas acústicas superficiales (X101) entra al

IC101 (AN5165K) en los pines 19 y 20. Esta señal tiene cuatro componentes:

• Luminancia (Señal de Y)
• Diferencia de color (C)
• Sincronismos horizontal y vertical
• Sonido

El sonido es eliminado en el Pin 33, la Salida de la Detección de Sonido. Las tres

señales restantes pasan a través de la trampa de sonido X102 hacia el Pin 32 del
IC101.

2. El switch de video interno selecciona la señal de TV del Pin 32 o la señal del video
externo del Pin 25, y luego retorna la señal hacia el Pin 30, la Salida de Video del
IC101. La señal del video compuesto se separa, donde la señal de C viaja a través
de un filtro pasoalto (HPF) externo conformado del C601, C602, y L602, que realiza
la función de solo dejar pasar las componentes de señal en torno y centradas a
3.58MHz. L602 está sintonizada para resonar exactamente a la frecuencia de la
señal de 3.58MHz para dar la ganancia máxima de la señal a ésta banda de
frecuencias. Posteriormente, después del paso a través del HPF externo de
3.58MHz, la señal de croma es acoplada al Pin 43 del IC101 (C-IN). La señal de Y
viaja hacia el Pin 39 del IC101 vía el capacitor C304. En el Pin 43 del chip se
encuentra además una tensión de DC de referencia producida gracias a la división
de tensión del R309 y R310 que se usa en el control de la sección de expansión del
nivel del negro del IC101.

41
3. El switch interno selecciona ya sea el video procedente del Pin 39 vía la Línea de
Retardo, o ya sea la opción a través de la vía directa. La posición de éste switch
está determinada por el tipo de versión elegida en la MPU. La línea de retardo se
elige cuando no se usa un filtro peine externo. La línea de retardo es usada para
compensar las diferencias de propagación entre el circuito de Y y el circuito del
color.

4. La señal de salida de Y desde el switch interno viaja a través de los circuitos del
control de la nitidez (“SHARPNESS”), el contraste (“CONTRAST”), el brillo (“Y
CLAMP BRIGHT”) y el expansor del nivel del negro, para entonces ser aplicada al
circuito Matriz donde se matrizan las señales de R-Y y B-Y con la señal de Y.

5. El Pin 13 del IC101 es el terminal del ACL (Limitador Automático del Contraste) y
del ABL (Limitador Automático del Brillo). Este terminal controla el contraste y el
brillo mediante detectar el haz electrónico en el TRC a través de la red detectora de
corriente del haz externa. Si hay demasiado haz, la tensión disminuirá para reducir
tanto el contraste como el brillo proporcionalmente.

6. El Pin 38 es el terminal del filtro del Detector del Nivel del Negro. Este expande el
nivel del negro cuando la imagen tiene una escena oscura o nocturna. Si se reduce
la tensión, el filtro no detectará el nivel del negro.

7. El Pin 28 del IC101 tiene dos señales, la FI de sonido y la tensión de DC de

referencia fija que se usa para el ajuste de las florescencias de brillo. R306 y R305
conforman el divisor de tensión para los +9voltios.

8. En el Pin 43 del IC101, la señal del color pasa a través del filtro pasoalto de
3.58MHz. El switch interno selecciona ya sea el filtro pasoalto o el circuito de paso,
dependiendo de qué versión se seleccione en la MPU. La salida del switch pasa
hacia el circuito del ACC (Control Automático de la amplitud de la portadora de la
Crominancia). El circuito del ACC se usa para compensar los diferentes niveles del
color procedentes desde las diferentes estaciones de televisión.

9. En el circuito del APC (Control Automático de Fases), se detecta la diferencia de

fases entre la señal de ráfagas sincrónicas del color (“BURST”) y la señal de CW
procedente del oscilador controlado por tensión (VCO de 3.58MHz). La detección de
las diferencias en fases entre esas señales se manifiesta como una tensión de DC
resultante que se saca desde el circuito del APC. La frecuencia de 3.58MHz del VCO
es controlada mediante ésta tensión de DC. La red de R/C en el Pin 2 (R614, C606
y C605) desarrolla una tensión de referencia que es usada por los circuitos del VCO
y el APC.

10. En el circuito de la Matriz, las señales de salida de RGB se ajustan para el Corte o
Bloqueo (“CUT-OFF”) del nivel de luz baja y la Excitación del nivel de luz alta
mediante la MPU vía los comandos del bus de I²C.

11. Hay además terminales de entrada de RGB (Pines 4, 5 y 6) para los despliegues de
caracteres en pantalla que son conmutados mediante el pulso de YS para agregar
las señales del OSD / CC en las señales de RGB de video.

12. Las señales de los colores primarios se ingresan al circuito Excitador del TRC en el
Tablero C.

42
5-6. El Circuito de los Sincronismos / Barridos

5-6-1. La separación de los Sincronismos H.V.

1. Las señales sincrónicas vertical y horizontal son parte de la señal del video
compuesto.
2. La señal del video compuesto es separada en frecuencia en el circuito separador
de H.V. en las dos señales sincrónicas (horizontal y vertical). Ellas se sacan como
señales sincrónicas Horizontal y Vertical.

5-6-2. El Circuito Oscilador de 32fH (“HVCO”)

1. Cuando se hace funcionar la fuente de alimentación, se aplica una tensión de

aproximadamente 6.2V al Pin 46 del IC101. Acto seguido, se oscilan
aproximadamente 503.5kHz (32fH) mediante el resonador cerámico a cristal X501
conectado al Pin 48 (HOSC) del IC101.
2. El pulso de 32fH oscilado es ingresado al siguiente divisor de frecuencia por 32
(contador reductivo horizontal o “HOR. COUNT-DOWN”) y entonces a partir de éste
circuito, se genera la frecuencia horizontal (fH). El pulso de 32fH es ingresado
paralelamente al divisor de frecuencia por 2025 y la señal resultante de salida de
éste circuito contador reductivo vertical es la señal de la frecuencia vertical.
3. La frecuencia horizontal (fH) se ingresa al circuito pre-excitador horizontal en el
interior del IC ya la salida, como una forma de onda, aparece en el Pin 50 (señal de
la excitación horizontal).
4. La frecuencia osciladora del circuito oscilador horizontal es alterada por la tensión
de DC en el Pin 47 (AFC1).
5. La tensión de DC, referida como la tensión del AFC 1, tiene la siguiente relación con
respecto a la frecuencia oscilante:

#$Si la tensión del Pin 47 desciende, la frecuencia de la oscilación

también baja.
#$Si la tensión del Pin 47 aumenta, la frecuencia de la oscilación
también aumenta.

5-6-3. La Generación de la Excitación Vertical.

Este circuito usa el método del contéo reductivo vertical (también conocido como
contéo descendente vertical), el cuál reduce mediante división la señal sincrónica
horizontal (señal de la oscilación) para obtener la señal de la frecuencia vertical.

Las ventajas de éste método son:

• Sincronización total de los barridos horizontal y vertical.

• Mejora en la reducción del ruido
• Mejorada estabilidad de la sincronicidad visual
• El ajuste del enganche vertical es innecesario.

43
Basado en la señal sincrónica vertical procedente del circuito separador V y H, el
Circuito la Deflección Vertical crea el pulso vertical con duración de diez (10) pulsos
horizontales.

El circuito cuenta los pulsos horizontales en base a la señal sincrónica vertical y

chequea por la existencia de la 262.5ava línea, para crear el siguiente pulso vertical.

El circuito generador del pulso vertical no solo cuenta reductivamente y crea los pulsos
a partir del circuito oscilador horizontal. También compara los pulsos generados con la
señal sincrónica vertical y responde a señales no estándares (tales como las señales
provenientes de VTRs y videojuegos) habilitando al circuito para seguir lentamente las
desviaciones (mediante la modificación del número de contéo por ejemplo).

5-6-4. El Circuito del AFC 2.

El circuito del AFC 2 compara la salida del circuito contador reductivo con el pulso
horizontal proveniente del transformador de retorno H, T55, aplicado en el Pin 45 del
IC. Por realizar ésta comparación de las dos (2) señales, el AFC 2 está facultado para
controlar la razón o frecuencia del contéo reductivo.

5-6-5. El Circuito de la Detección del Enganche (“LOCK DET”)

El pulso horizontal proveniente del transformador de retorno H, T551, es enganchado

al pulso de sincronismo horizontal procedente de la estación de televisión. Si los pulsos
están en sincronización, la tensión en el Pin 11 (LOCK-DET) es de 4.5V. Si los pulsos
no están sincronizados, la tensión será de 0.1V.
La tensión es suministrada al Pin 4 de la MPU para la función de Autoprogramación de
canales.

5-6-6. El Circuito de Retención de la Frecuencia Horizontal (“HOLD DOWN”)

o Protector de Rayos X.

1. El circuito de retención de la frecuencia horizontal (“HOLD DOWN”) limita la EHT

(voltaje de extra alta tensión).
2. La tensión proveniente del Pin 6 del transformador T551es convertida a DC
mediante el D531, y el C531. Bajo funcionamiento normal, el Pin 49 del IC101 es
de menos de 6.15V y la salida desde el Pin 51 (CW OUT) del IC101 es de 6.1V.
3. Si la salida del secundario del T551 aumenta, la tensión en el Pin 49 aumenta. Esto
causa que la frecuencia horizontal del Pin 51 aumente. Este aumento en la
frecuencia reduce la tensión inducida en el primario del T551.
4. Si la tensión en el Pin 49 es mayor que 6.22V, el Pin 51 cambiará desde el nominal
de 6.1V a la retención de frecuencia H de 1.2V.
5. La tensión de 1.2V es conectada al Pin 40 de la MPU (IC001) vía la red de R/C
conformada por R536, R537, C534 y R070. Con esto, el Pin 6 de la MPU se tornará
BAJO lógico, con lo cuál se apaga el Q001. Con el Q001 apagado, el relé se abre y
el televisor se apaga.

44
MEMO

45
MEMO

46
6. LA DEFLECCIÓN DE SALIDA VERTICAL (IC451:
LA 7837-TV)
6-1. Visión General.

El IC451 es el chip del procesador de salida de la deflección vertical para éstos

modelos. Este IC es un LA7837-TV en éste caso.
La excitación vertical proveniente del Pin 52 del IC101 no es una forma de onda en
rampa como se requiere por parte del circuito. Esta forma de onda cuasi-cuadrada de
60Hz es acoplada al Pin 2 del IC451, la entrada al procesador de salida de la deflección
vertical.
La señal es internamente conformada en onda a una forma de onda en rampa y la
señal resultante es ajustada en frecuencia y altura o amplitud para luego ser
amplificada finalmente y emerger desde el Pin 12 del IC451 hacia el yugo de la
deflección vertical como la forma de onda del barrido o deflección vertical de potencia.
Acerca del IC451 analizaremos en detalle a continuación.

6-2. El IC451 (LA7837-TV)

El LA7837-TV y el LA7838, son IC’s de salida de la deflección vertical desarrollados

para su uso en televisores y displays de alto grado. Las respuestas de distorsión de
cruce y distorsión de interlazado, en particular, se han mejorada significativamente,
posibilitando una excelente calidad de la imagen en televisores de gran tamaño y
displays de modalidad interlazada de alta precisión.
Además, las señales de pulso se pueden usar para señales de entrada debido al
circuito generador de onda en diente de sierra y al circuito excitador en el chip. Más
aun, los circuito de realimentación de DC y de AC se pueden formar con éstos IC’s de
manera unificada, simplificando el diseño del patrón de pistas de los televisores y
asegurando un rendimiento estable. Todas las funciones en el sistema de TV en color
se pueden procesar mediante la conexión de éstos IC’s con otro IC de SANYO, tal
como un LA7670 (NTSC), un LA7680 y LA7685 (PAL/NTSC) (procesadores de V/C/D).
El LA7837 tiene una corriente máxima de deflección de 1.8Ap-p, lo que lo hace
adecuado para ser usado en televisores portátiles de tamaño mediano.
El LA7838 tiene una corriente máxima de deflección de 2.2Ap-p, de manera que se
puede usar para televisores de gran tamaño, y puede manejar desde 33 a 37 pulgadas
de tamaños de pantallas.

6-3. Características del IC451.

#$Baja disipación de potencia debido al circuito de la bomba de subida (“PUMP UP”)

incorporado en el chip.
#$Circuito de control del tamaño vertical para 50/60Hz incorporado en el chip.
#$Circuito generador de onda en diente de sierra incorporado en el chip.
#$Circuito excitador vertical en el chip.
#$Circuito de salida vertical.
#$Circuito protector térmico en el chip.
#$Excelente respuesta de interlazado.
#$Excelente respuesta de cruce.

47
6-4. Diagrama de Bloques Internos del LA7837 & LA7838

6-5. Tabla de Función de Pines del LA7837

PIN NOMBRE DESCRIPCION DE FUNCION

1 VCC 1 Entrada de la tensión o voltaje de alimentación de +12 voltios
DC.
2 VERT IN Entrada de los pulsos de disparo vertical (50 / 60Hz).
3 ONE SHOT Terminal para la conexión de la red R/C externa para la
MULTI fijación de la constante de tiempo del circuito de disparo
interno (“ONE SHOT”).
4 RAMP GEN Entrada para el control del tamaño vertical de la deflección
vertical.
5 50/60Hz Entrada para de control para sistemas de barridos de 50 o de
60Hz.
6 RAMP GEN Terminal para la conexión del capacitor externo que integra la
onda tipo rampa.
7 DRIVE Entrada para la realimentación negativa del circuito de la
salida vertical.
8 VCC2 Entrada de +VCC (+26 voltios) para el circuito de la Bomba de
Subida (“PUMP UP”)
9 PUMP UP Terminal para conectar el capacitor de bomba de subida.
10 OSC STOP Conexión de un capacitor usado para el filtraje (cese) de las
frecuencias. En éste caso, no se usa (No Conectado)

48
PIN NOMBRE DESCRIPCIÓN DE FUNCIÓN
11 GND Conexión a Tierra (GND)
12 VERT OUT Salida de la tensión en rampa para la deflección vertical del
haz a través del yugo deflector vertical.
13 VCC2 Terminal de entrada de la tensión de alimentación del circuito
de la salida vertical interno vía el diodo D451 (+25V).

6-6. Descripción Funcional interna del LA7837.

6-6-1. El Circuito Generador de la Onda en Rampa.

El pulso del sincronismo vertical en el Pin 2 crea la temporización (regulación del

tiempo de duración) de la onda en diente de sierra en el C452. Este determina la
amplitud de la tensión en el Pin 4, la que es controlada por el Pin 18 de la MPU. Este
ajuste está disponible en la modalidad de servicio. La tensión en el Pin 4 sitúa la
amplitud de 50 – 60Hz para la tensión del Pin 5. La excitación vertical corrige la
directividad de impacto del haz rectilineal, la amplitud vertical y la amplitud del pulso
en el mismo IC.
El circuito Generador de la Onda en Diente de Sierra en RAMPA es el encargado de
generar la forma de onda en “DIENTE DE SIERRA” para realizar la deflección vertical.

6-6-2. El Circuito del Multi-Disparo Vertical (“ONE SHOT MULTI”).

Este circuito es el encargado de mantener la tensión de DC de la forma de onda en

diente de sierra de la rampa vertical a un valor de 3/12 del VCC1.
El período del disparo vertical está fijado por la constante de tiempo conectada al Pin 3
del chip.
Elevando o manteniendo el inicio de la onda Diente de Sierra a éste nivel de tensión,
se consigue prevenir la ocurrencia de fluctuaciones graves en la forma de onda
ocasionadas por el circuito de la deflección horizontal.
Esta medida limita la mayor parte de las fuentes de problemas de entrelazado
(interlazado).
El período del disparo vertical debe ser más corto que el período del retraso vertical.

6-6-3. El Circuito de la Amplitud Constante y de la Realimentación.

Este IC incorpora una circuitería para mantener el tamaño o amplitud de la onda del
Diente de Sierra constante para frecuencias verticales de 50Hz y de 60Hz.
Esto asegura un tamaño vertical de la imagen constante para el funcionamiento a 50 o
60Hz (PAL o NTSC).
Esta función es controlada a través del Pin 5.

Modo Doble
Para la frecuencia vertical = 50Hz, el Pin 5 se conecta a tierra (GND)
Para la frecuencia vertical = 60Hz, el Pin 5 se conecta al Pin 1 o bien a VCC (+12V).

50Hz o 60Hz
El Pin 5 es puesto a tierra. Advierta que no se deja abierto éste Pin para evitar posibles
daños ocasionados por corrientes estáticas.

49
6-6-4. El Circuito Excitador Vertical (“VERT DRIVE”)

El circuito excitador interno del IC451 tiene una etapa de entrada diferencial excitada
mediante la onda del diente de sierra vertical.

1. La onda del diente de sierra se envía hacia el circuito excitador vertical. La

corriente de la onda en la bobina de la deflección vertical (yugo vertical) es
realimentada al Pin 7 para mejorar la fuerza directa de la señal.
2. La sección excitadora vertical del IC451 amplifica la onda del diente de sierra para
corregir la fuerza directa de la onda de manera que el circuito de la salida vertical
funcione. La onda corregida se envía hacia el circuito de la salida vertical.

6-6-5. Funcionamiento del Circuito de la Salida Vertical (“VERT OUT”)

1. El voltaje de la onda del diente de sierra proveniente del circuito excitador vertical
es invertida mediante el Q1 e ingresa al Q2 y Q3 (vea la siguiente figura).
2. El voltaje de umbral del Q2 y del Q3 se sitúa al centro de la onda del diente de
sierra. La primera mitad de la onda enciende al Q2, resultando que la carga de la
corriente (a) se envíe hacia el C1.
3. La segunda mitad de la onda enciende al Q3, lo que resultando que la descarga de
la corriente (b) se saque desde el C1.
4. La corriente de la onda del diente de sierra se envía hacia la bobina de la deflección
del yugo vertical. Sin embargo, para invertir la corriente dentro del período del
retorno vertical, el pulso proveniente del circuito amplificador de pulsos es añadido
al colector del Q2. Esto resulta en una gran tensión de entrada hacia la bobina
deflectora vertical durante el instante posterior al encendido del Q2.

50
6-6-3. Funcionamiento del Circuito Amplificador de Pulsos (“PUMP UP”)

1. Cuando la corriente (a) y la corriente (b) se envían (durante el período del barrido
vertical), Q4 se apaga a causa de que no se ingresa tensión a su base. El pulso
negativo procedente desde la bobina de la deflección vertical es realimentado a la
base del Q5, lo que enciende al Q5. La tensión de +26V se envía a través del diodo
D1, el cuál ingresa la carga de 26V al C2.
2. El pulso diferenciado durante el período del retorno es añadido a la base del Q4 y
del Q5, encendiendo al Q4 y apagando al Q5. Los 26V se ingresan al terminal (-)
del C2 a través del Q4 y son añadidos a la carga de 26V del C2, resultando en un
pulso de 52V en el Pin 13.
3. El pulso de 52V se ingresa a la bobina de la deflección, elevando el haz electrónico
por un (1) instante.

6-7. El Circuito de Protección del TRC (contra fallos del Vertical)

El circuito de protección del TRC se compone de los transistores Q451 y Q452. En el

caso eventual de perderse el barrido vertical por alguna falla, éste circuito de
protección dejará blanqueada la pantalla del TRC (salidas de RGB apagadas).
En el diagrama esquemático, a éste circuito se le denomina como el “Protector del
Gollete del TRC” (“NECK PROTECTOR”). Esta es una de las denominaciones que
Panasonic da a éste circuito. Aquí nos referiremos a éste como el “circuito protector del
TRC”.

Durante el funcionamiento normal, el transistor Q452 supervisa el barrido vertical

mediante su conexión con la sección inferior del yugo de deflección vertical L570 a
través del D452, R471, y R462.
Con la presencia de la señal del barrido vertical de salida, ésta se aplica como una
tensión de DC a la base del Q452 mediante la rectificación del D452. Con la base
polarizada constantemente gracias a la señal de salida del barrido vertical, Q452
permaneces encendido y mantiene al Q451 apagado. Con esto, la línea ACL desde el
colector del Q451 es mantenida en estado ALTO lógico y éste estado se ingresa en el
Pin 13 del IC101. En éste caso, los circuitos internos del IC101 encargados de operar
las salidas de RGB desde el chip, se mantienen funcionando normalmente bajo la
supervisión de solo la señal de los pulsos procedentes desde el T551 (Pin 3), que
corresponde a la señal de muestra de los pulsos FBP para supervisar el estado
corriente de la sección de Alto Voltaje del T551.

Si por alguna razón anormal llega a cesar la corriente del yugo de la deflección vertical
(debido a una abertura de éste o a que no exista tensión en el Pin 13 del IC451),
entonces no habrá tensión que llegue a polarizar la base del Q452 ya que la onda de la
deflección vertical no existe en éste caso. Normalmente, esto aparece como un
síntoma de “Línea Horizontal Brillante” en la pantalla del TRC (por ausencia del barrido
vertical). En el caso de éstos televisores, ya que la base del Q452 ahora queda no
polarizada, entonces Q452 se apaga permanentemente lo que enciende al Q451, cuya
base es ahora polarizada directamente a través del R463. Al encenderse el Q451, la
línea de ACL se torna BAJA lógica y éste BAJO es canalizado directamente hacia el Pin
13 del IC101. Y al disminuir consecuentemente la tensión del Pin 13 (ACL/NECK) del
IC101, entonces se apagan las salidas de RGB del IC101 hacia el TRC, blanqueándose
la pantalla. Con esto se consigue evitar la aparición de la línea horizontal brillante de

51
intenso brillo y fuerza que causa un desgaste de los fósforos de la pantalla del TRC
justo en el área donde ésta aparece. Y así, gracias a éste circuito protector del TRC, la
pantalla del TRC resulta protegida integralmente de la aparición de la línea horizontal
brillante cuando falla el barrido vertical.
Por tal razón, a fin de prolongar la vida útil del TRC, es importante para el técnico de
servicio el comprobar el buen funcionamiento de éste circuito antes de devolver el
televisor reparado a su dueño. Una prueba rápida consiste en poner en cortocircuito la
base del Q452 conectándola a tierra (GND). El TRC deberá con esto quedar
blanqueado. Si no ocurriese así, entonces localice y corrija la causa de la falla de éste
circuito.

52
MEMO

53
MEMO

54
7. LA DEFLECCIÓN HORIZONTAL
7-1. Descripción General.

La excitación horizontal (forma de onda del pulso horizontal) se saca desde el Pin 50
del IC101. Esta forma de onda (onda cuadrada) es canalizada a través de la línea de
señal “H-OUT” hacia el transformador T502, que es simplemente un transformador de
aislación entre los circuitos caliente y frío del canal horizontal. En los esquemas
convencionales de otras marcas en televisores, normalmente no se usa éste tipo de
transformador. Esta es una novedad en éste tipo de televisores.

El pulso horizontal es inducido en el secundario del T502, lo que enciende al Q501

(transistor excitador horizontal). La tensión de 130 voltios circula a través del primario
del T501 y el excitador horizontal, Q501. El pulso horizontal es inducido en el
secundario del T501. T501 es el transformador excitador horizontal que tiene por
misión acoplar las impedancias de salida del excitador horizontal con la entrada del TR
de salida horizontal, siendo el responsable de excitar de la mejor manera la base del
transistor de salida horizontal. De ésta manera, el pulso horizontal inducido en el
secundario del T501 excita al transistor de la salida horizontal Q551 para conformar la
corriente de onda de diente de sierra en el yugo de la deflección horizontal (H-DY) y el
voltaje de la Extra Alta Tensión (EHT).
T551 es el elemento de potencia en el canal de procesamiento de la señal del barrido
horizontal y es el encargado de excitar adecuadamente al transformador de salida del
barrido horizontal T551. Q551, el TR de salida horizontal, tiene tres cargas conectadas
a su salida: el diodo amortiguador (“DAMPER”), el yugo de la deflección y el
transformador T551.
El diodo amortiguador (“DAMPER”) conduce para el lado izquierdo de la pantalla
durante el retorno horizontal, mientras que el transistor conduce para el lado derecho
de la pantalla durante el barrido activo de línea, para poder conformar el barrido
horizontal completo.
L551, es la bobina de la linealidad horizontal para hacer que el barrido horizontal sea
lineal en los costados de la pantalla, y realizar un barrido acorde con el tipo de pantalla
usada lo más lineal y parejo posible.
El circuito de la linealidad horizontal se halla conformado por el C563, el C569 y la
L551.
El capacitor C565 es para otorgar al ancho correspondiente al barrido horizontal
normal de la etapa de salida de éstos televisores.

T551, el transformador de salida horizontal (también conocido por los siguientes

nombres: FBT, Transformador de Refuerzo Posterior, IFT, IHVT, Transformador
Integrado de Refuerzo Posterior, Transformador Integrado de Alto Voltaje,
Transformador “FLY-BACK”, etc.), es el encargado de generar las tensiones
conmutadas derivadas del barrido horizontal para ir a alimentar las diversas secciones
del televisor: IC101, el IC451, y el IC2303.
Las tensiones conmutadas derivadas del barrido producidas por el FBT T551 (en ésta
Guía Técnica nos referiremos al T551 como el FBT), son las siguientes:

#$+13V (vía D551 y C556) para ir a alimentar al IC551, IC552 y al regulador de 5V

conformado del Q002 y Q003. Vía los reguladores IC551 e IC552, la línea de 13V
sustenta alimentación para el IC101 y para el sintonizador a varactor.
#$+19V (vía D553 y C552) para ir a alimentar al IC2303 (Salida de Audio) vía R2301
y C2301.

55
#$+26V (vía D561 y C561) para ir a alimentar al IC451 de la salida vertical vía JS451
y D451.
#$+200V (vía D554 y C555) para ir a alimentar a los transistores del módulo de
amplificación de RGB de video del TRC.
#$Desde el Pin 6, el FBT saca el voltaje de pulsos para ir a alimentar al filamento del
TRC. Estos pulsos del Pin 6 del FBT sirven también como muestra de la amplitud de
los pulsos del barrido horizontal corriente para la supervisión del circuito protector
de rayos X (HOLD-DOWN), el ACL, y para mantener la correcta fase horizontal
(centrado horizontal) de la imagen en el circuito del AFC 2 en el interior del IC101.
#$El FBT produce además, las tensiones de foco (“FOCUS”), pantalla (“SCREEN” o G2)
y el voltaje de la Extra Alta Tensión (EHT) para el segundo ánodo acelerador del
TRC. El voltaje normal de la EHT para el TRC en éstos modelos dependerá del
tamaño de pantalla. Para modelos de 14”, la EHT será de 20.5kV.

El ajuste del centrado horizontal se encuentra disponible a través del ingreso a la

modalidad de ajustes de servicio del televisor, específicamente en el sub-menú de
ajustes de servicio del TRC.

56
MEMO

57
8. RESUMEN DEL FLUJO DE LAS SEÑALES DE LA
F.I. & VIDEO
8-1. Descripción del Flujo y Tratamiento de la Señal de F.I.

La señal de FI procedente del sintonizador de U/V a varactor, TNR001, desde el

terminal IF1, es la señal de la frecuencia intermedia de video centrada en las
frecuencias de los 45.75MHz.
La señal de FI de 45.75MHz producida en el interior del sintonizador TNR001, es
canalizada entonces hacia los pines 19 y 20 del IC101, vía el filtro SAW, X101.
El filtro SAW limita el ancho de banda de la señal de FI a aquél de los circuitos de VIF
del interior del IC101. De ésta manera, el filtro SAW conforma la curva de respuesta
global de la FI de Video. Esta FI de Video de entrada en los pines 19 y 20 del IC101
contiene cuatro señales que la conforman:

#$Señal de Luminancia (Y)

#$Señal de diferencia de color (C)
#$Señales de sincronismos Horizontal y Vertical.
#$Audio Compuesto.

La señal de FI es procesada en el chip, IC101 (AN5165K), y el video detectado usando

el método de la detección sincrónica en PLL, se saca desde el Pin 33 del chip, previo
paso a través del inversor de ruido interno y el amplificador de video interno.
La bobina del VCO de la detección sincrónica del video (Detección de VIF) es la L105 y
se halla conectada a los pines 35 y 36 del chip, para oscilar la señal de onda continua
de 45.75MHz usada para la detección de la señal del video a partir de la VIF.
El filtro del voltaje de corrección para corregir la oscilación del VCO de 45.75MHz
generado en el circuito del APC de la detección de video interno está conectado en el
Pin 34 del chip.
La alimentación para la sección procesadora de FI del chip IC101 está en el Pin 18 y en
el Pin 37.

El AGC de FI controla las ganancias de las unidades amplificadoras internas del bloque
VIF AMP mediante recoger una muestra de las señales de VIF de entrada y de la del
video detectado desde el bloque del inversor de ruido (NI). La diferencia de fases de
éstas señales es transformada en voltaje de DC que es realimentado internamente en
el chip a los circuitos amplificadores de FI del bloque VIF AMP para realizar el control
de la amplitud constante de la señal de VIF de salida amplificada que se aplicará al
sistema detector de video en PLL sincrónico. El voltaje de corrección del AGC de FI se
puede medir en el Pin 29 del chip.
El AGC de RF por otra parte, saca el voltaje de corrección desde el Pin 22 del chip para
ser aplicado al sintonizador TNR001 en el terminal AGC, vía C113, R103 y R102.

El Video Detectado (VIF detectada) que sale desde el Pin 33 del chip se procesa a
través del Q304, y la señal sigue luego dos trayectorias hacia dos procesos separados.
Vía R201, X201 y C201, se aplica la señal de la interportadora de audio (SIF) de
4.5MHz en el Pin 28 del chip. X201 es el filtro pasobanda cerámico de 4.5MHz para
rescatar la señal interportadora del audio compuesto contenido en la señal de VIF
original.
Vía R104, R105, L103, X102 y C109, se aplica la señal del video compuesto
(Y/C/Sincronismos) en el Pin 32 del chip. Este es el video compuesto del TV.

58
X102 y L103 conforman un circuito trampa de 4.5MHz (filtro eliminabanda cerámico)
para derivar a tierra todos los compuestos de audio de 4.5MHz y dejar pasar libres los
compuestos relativos con la señal del video compuesto solamente.

El video compuesto del TV ingresado en el Pin 32 del chip, es sometido al circuito SW

de video interno (VSW). El video compuesto proveniente de una fuente auxiliar externa
se aplica al Pin 25 del chip. El video elegido en el switch de video interno, se saca
desde el Pin 30 del chip.

La señal del video que sale desde el Pin 30 y se ingresa directamente en el Pin 39 vía
acoplamiento capacitivo del C304, es para el proceso de la Luminancia dentro del chip
IC101.
La misma señal de salida del Pin 30 del chip es procesada a través del filtro pasobanda
externo de croma conformado de C601, C602, y L602 y es ingresada en el Pin 43 del
chip para el procesamiento de la crominancia dentro del IC101.
La señal de salida del Pin 30 es además acoplada al Pin 41 del chip vía R401, C402 y
C401 para el procesamiento de separación de los sincronismos dentro del IC.

Las señales de R,G,B del OSD ingresan en los pines 4, 5 y 6 del chip. Las salidas de R,
G, y B hacia el módulo de salida de video (excitación del TRC) están en los pines 8, 9 y
10 del chip.

59
MEMO

60
9. RESUMEN DEL FLUJO DE LA SEÑAL DEL AUDIO
EN EL TELEVISOR.
9-1. Resumen.

La señal de FI del audio de 4.5MHz (SIF o Interportadora de audio) extraída a partir de

la señal del video detectado (VIF detectada) mediante el filtro pasobanda cerámico
X201 es acoplada al Pin 28 del IC101. Esta señal es procesada en el chip a través del
circuito limitador de SIF, el detector de FM y el amplificador audio.
Este chip no precisa del uso de la clásica bobina detectora (discriminadora) de FM para
el proceso de la detección del audio compuesto. Un circuito de RAMPA de audio más un
PLL realizan los procesos de la detección del audio compuesto modulado en FM en la
interportadora de 4.5MHz ingresada en el Pin 28 del chip.
El Pin 23 es el terminal de conexión del capacitor de filtro para el voltaje de la
detección de FM realizada por el PLL interno del chip.
El Pin 27 es la entrada para una señal de audio auxiliar externa. El control del volumen
se puede realizar electrónicamente dentro del IC101 mediante instrucciones desde el
MPU vía el bus de comunicación de I²C aunque ésta opción no se ha empleado en
éstos modelos. El audio seleccionado entre el audio de TV y el audio externo se saca
desde el Pin 24 del chip como audio compuesto.

Esta señal se canaliza hacia el Pin 3 del IC2303 (LA4285), el IC amplificador de salida
de audio de potencia. La señal es amplificada en éste chip. El control del volumen se
realiza además aquí en éste chip mediante la línea de control del volumen por DC en el
Pin 5 del IC2303 procedente del Pin 45 de la MPU, IC001.
El audio amplificado emerge desde el Pin 9 del IC2303 y se saca hacia el parlante vía
C2306, y JK3002.

61
MEMO

62
10. RESUMEN DEL FLUJO DE LA LUMINANCIA
10-1. Flujo y Tratamiento de la Luminancia dentro del IC101.

La señal de la luminancia (Y) es procesada a través de la sección de luminancia del

IC101 en la que se producen los grandes detalles de las escenas oscuras o nocturnas
gracias al circuito de expansión del nivel del negro y se producen los grandes detalles
de las escenas más intensamente luminosas gracias al circuito corrector del gamma y
de corrector de las florescencias (“BLOOMING”) incorporado en éste chip.

1. La señal de la luminancia ingresada en el Pin 39 del IC101 es sometida

primeramente al la fijación de su nivel de pedestal (nivel del negro) a objeto de
mantenerlo constante, mediante el circuito fijador de pedestal (“CV CLAMP”).
2. La señal es aplicada al switch selector de modalidad de luminancia de entrada. Tres
modalidades de luminancia están disponibles: retardo de Y, trampa de croma, y
luminancia de paso directo. Las modalidades se seleccionan mediante los comandos
de la MPU sobre el IC101. La modalidad de trampa de croma (3.58MHz) se ocupa
aquí donde se eliminan las componentes de señal de frecuencias de 3.58MHz y
frecuencias aledañas.
3. La señal de Y es retardada mediante la Línea de Retardo de Y interna para cuadrar
los tiempos de propagación de las señales de Y y C respectivamente.
4. Otra línea de retardo demora más aun las señal de Y para producir la señal de
corrección de la nitidez.
5. El circuito de control de la nitidez (“SHARPNESS”) controla la imagen con distinción
de los flancos y costados mediante el uso de la señal correctora de la nitidez. El
grado de retardo para la corrección de la nitidez de la señal se realiza mediante el
control por los comandos del bus desde la MPU sobre el IC101. Con el apoyo del
circuito Supresor del Ruido de Y (“Y-NOISE KILLER”), se consigue eliminar el ruido
de fondo de las imágenes que acompaña a la señal de Y usualmente.
6. Luego, la señal pasa a ser controlada por el circuito del contraste de Y. Este circuito
controla la ganancia de la señal de video para ejercer un control sobre el contraste
global de la imagen final. El contraste de Y es controlado mediante el envío de
comandos del bus desde la MPU sobre el IC101 y además es controlado
dinámicamente por el circuito del ACL vía el Pin 13 del chip.
7. El nivel de DC (nivel del pedestal) de la señal de Y es controlado mediante el
circuito del brillo (“Y –CLAMP BRIGHT”). Este circuito es controlado mediante los
comandos de control del brillo en el bus desde la MPU sobre el IC101.
8. Luego del control del brillo, la señal del negro es expandida en las escenas oscuras
(nocturnas) para hacer más notorios los negros y para reproducir las sombras de
negro con mayores detalles mediante el circuito expansor del nivel del negro
(“BLACK EXPANSION”).
9. Los niveles elevados de crestas de la señal del blanco de Y son recortados a cierto
nivel de amplitud para limitar los blancos y conseguir mayores detalles de las
imágenes durante las escenas más luminosas o excesivamente brillantes mediante
el circuito de corrección del gamma y el ajuste de las florescencias de Y (“GAMMA
CORRECTION & BLOOMING ADJ”). Con éste procedimiento de logra mejorar
dinámicamente y mantener estable y uniforma el contraste de las imágenes en
prácticamente todas las escalas de luminosidad posibles de las escenas.
10. La señal de Y así procesada se ingresa ahora al circuito Matriz de RGB para
matrizarse con las señales de diferencia de color derivadas desde el canal de
procesamiento de la crominancia.

63
MEMO

64
11. RESUMEN DEL FLUJO DE LA CROMINANCIA
11-1. Diseño.

El circuito de croma quita la señal de la luminancia de la señal de crominancia y

demodula la señal de la diferencia de color de R-Y, G-Y y B-Y, matriza las señales de R,
G y B con la señal de –Y y efectúa el control de las polarizaciones y excitaciones de
RGB antes que esas señales se envíen hacia el circuito excitador de RGB del TRC.

11-2. Descripción.

1. La señal de crominancia pre-filtrada externamente se aplica en el Pin 43 del IC101.

2. La señal es sometida al paso a través del switch selector de modalidad de entrada
de croma. Tres modalidades están disponibles: modalidad de HPF 1, modalidad de
HPF 2 y modalidad de paso directo. En éste caso se pasa la señal a través del filtro
pasoalto 1 (HPF1) de 3.58MHz. La salida de éste HPF se canaliza hacia el ACC.
3. El nivel de la señal de croma es mantenido constante gracias al 1° Amplificador de
croma y al ACC (Control Automático del Color).
4. El VCO (Oscilador Controlado por Voltaje) genera la señal subportadora de
3.58MHz. El circuito del APC (Control Automático de Fases) compara la fase de la
señal de ráfagas sincrónicas del color (“BURST”) con la fase de la señal de
subportadora oscilada. La diferencia de fase se convierte a voltaje de DC y se aplica
al circuito del VCO para controlar la fase de la señal de subportadora. La red de R/C
(R614 y C606) en el Pin 2 del IC101 desarrolla el voltaje de referencia que es
usado por el VCO y el APC.
5. El circuito del color (“COLOR”) contiene el 2° Amplificador de croma y ejerce el
control del color (profundidad del color) vía los comandos desde la MPU sobre el
IC101. El supresor de croma (“COLOR KILLER”) lleva a cero la ganancia de éste
amplificador de croma cuando se recibe una señal deficiente o cuando la señal
recibida corresponde a una transmisión en blanco y negro para evitar la aparición
de nieve coloreada en la imagen.
6. El contraste del color realiza el control de la amplitud de la señal de video de croma
paralelamente con el contraste de Y mediante los comandos de control en el bus
desde el la MPU sobre el IC101. Esto es llamado “control Uni-Color”.
7. El demodulador de croma (“DEM”) realiza la demodulación de las señales de
diferencia de color moduladas ortogonalmente de R-Y y B-Y. Mediante variar la fase
de las señales de subportadora desplazada 90° y no desplazada de fase (0°)
aplicadas a los respectivos demoduladores, el circuito de control del tinte está apto
para efectuar el control de los matices de los colores finales de la imagen. El
control del tinte es realizado mediante los comandos en el bus desde la MPU sobre
el IC101.
8. El filtro de croma (“C-FILTER”) es un doble filtro pasobajos para eliminar los ruidos
residuales derivados del proceso de demodulación de cada señal de diferencia de
color. Las señales se ingresan ahora a la matriz de color.
9. En el circuito Matriz, se obtiene la señal de G-Y y además se matrizan ésta señales
de diferencia de color con la señal de –Y para producir las señales de RGB por
anulación de la componente de Y. Adicionalmente, las señales de salida de RGB son
ajustadas para los Cortes del nivel bajo de luz y las Excitaciones del nivel alto de
luz mediante la MPU vía comandos en el bus hacia el IC101.
10. Las señales de RGB de TV se “mezclan” con las señales de RGB del OSD / CC en el
circuito I/F del OSD y mezclan con los pulsos del borrado H/V. Luego, las señales
de RGB de los colores primarios se sacan desde los pines 8, 9 y 10 del chip.

65
MEMO

66
11. RESUMEN DEL FLUJO DE LAS EXCITACIONES
H/V.
12-1. Diseño

El circuito de la excitación horizontal (barrido H) suministra la corriente de diente de

sierra al yugo de la deflección horizontal para deflectar (desviar) los haces electrónicos
horizontalmente en la pantalla. El Alto Voltaje y los voltajes del +B son generados a
partir del voltaje de pulso que es generado durante el período del borrado (retorno
horizontal). Por ésta razón, a éstos voltajes derivados desde el FBT se les llama
“voltajes derivados del barrido”.
El circuito del barrido vertical, por su parte, es el encargado de producir la corriente del
diente de sierra y suministrarla al yugo de la deflección vertical para deflectar (desviar)
los haces electrónicos verticalmente en la pantalla.

12-2. El Barrido Horizontal.

1. La señal de la sincronización horizontal (sincronismo H) es separada de la señal del

video compuesto en el circuito separador de sincronismos (“HV SYNC SEP”).
2. Por comparar la señal del sincronismo H y el pulso H proveniente del T551 (FBT), el
circuito del AFC (Control Automático de Frecuencia) detecta su desviación de
frecuencia como un voltaje de DC, con el que controla la frecuencia del oscilador.
3. Cuando no se aplica señal de sincronismo H, el circuito del VCO (Oscilador
Controlado por Voltaje) oscila a una frecuencia de 503kHz (frecuencia de trabajo
libre).
Si se aplica la señal del sincronismo H, la frecuencia de la oscilación es cambiada a
504kHz la cuál es sincronizada con la señal del sincronismo H de la señal de TV.
4. La señal de la oscilación de 504kHz es contada reductivamente en el circuito
contador de 1/32, y se obtiene la frecuencia de 15.75kHz.
5. El circuito H DRIVE amplifica la señal de 15.75kHz y dicha señal amplificada se saca
como pulso de la excitación horizontal desde el Pin 50 del IC101 hacia la base del
Q501 (TR Excitador H) vía el transformador de aislación de etapas, T502. Q501
excita al T501 y éste aplica la señal adecuada a la base del transistor de salida H,
Q551.
6. El circuito del transistor de salida H (Q501, Q551, T501) es conmutado mediante la
señal de la excitación H de 15.75kHz para proporcionar la corriente de onda en
diente de sierra al yugo de la deflección H.
7. Cuando no hay señal presente, la señal de sincronismo H no se aplica al circuito
Detector de Enganche (“LOCK DET”). En éste caso, el voltaje del Pin 11 del IC101
adquiere un nivel lógico BAJO (llamado “Voltaje del Detector de Enganche”). Esta
condición es reportada a la MPU, IC001, a través del Pin 4 de la MPU. La MPU usa
éste voltaje para la detección de la señal de video. De éste modo, la MPU, cuando
no hay señal de video presente y el voltaje del detector de enganche es BAJO,
silencia el sonido.
8. El circuito de retención de la frecuencia horizontal (“HOLD-DOWN”) eleva
levemente la frecuencia de la oscilación horizontal durante una pequeña subida en
el Alto Voltaje. Cuando la subida del HV es demasiada, el voltaje en el Pin 49 del
chip será mayor que 6.22V y esto hará que el voltaje en el Pin 51 del IC101 cambie
del nominal de 6.1V a la condición de protección por exceso de HV de 1.2V. Este
voltaje de 1.2V se ingresa al Pin 40 de la MPU vía R070, con lo que el Pin 31 de la
MPU de torna BAJO lógico. Esto apaga al Q001 lo que a su vez abre el relé de poder
y el televisor finalmente se apaga. Esta es la protección de Rayos X de otros TVs.

67
12-3. El Barrido Vertical.

1. El circuito separador de sincronismo separa el pulso del sincronismo vertical de la

señal del video compuesto.
2. El pulso del sincronismo vertical de TV es amplificado y enviado al circuito contador
reductivo vertical de 1/16 384).
3. El contador reductor de 1/16384 cuenta reductivamente la señal de 504kHz en
base a la señal del sincronismo vertical separado y chequea la existencia de la
262.5° línea de barrido para crear el siguiente pulso vertical. La señal de 60Hz es
obtenida mediante éste procedimiento. Esta señal está sincronizada íntegramente a
la señal del sincronismo V de TV.
4. La señal es amplificada en el circuito V. OUT interno del IC101 para salir desde el
Pin 52 del chip como el pulso de la excitación vertical. Este pulso es una forma de
onda cuadrada de 60Hz.
5. El circuito generador del pulso vertical no solo cuenta reductivamente y crea los
pulsos a partir del circuito oscilador (VCO) horizontal. Este además compara los
pulsos generados con la señal del sincronismo vertical de TV y responde a señales
no estándares (tales como las señales de los VCRs, los videojuegos y los
reproductores de DVD) habilitando al circuito para seguir lentamente las
desviaciones (modificando el número del contéo reductivo por ejemplo).
6. El pulso de la excitación vertical de salida desde el Pin 52 del IC101 es canalizado y
acoplado al Pin 2 del IC451 (LA7837-TV) y al Pin 55 de la MPU.
7. En el circuito de la salida vertical (IC451), la señal de forma de onda cuadrada de
60Hz es aplicada al circuito Disparador Vertical, al circuito del Multi-Disparo Vertical
y luego al circuito Generador de la Onda del Diente de Sierra.
8. El Pulso ingresado en el Pin 2 crea la onda en diente de sierra temporizadora
mediante cargar y descargar el capacitor C452. Este determina la amplitud del
voltaje en el Pin 4, el cuál es controlado mediante el Pin 18 de la MPU vía Q430.
Este ajuste está disponible en la modalidad de servicio. El voltaje en el Pin 4 sitúa
la amplitud para señales de 50 – 60Hz por el voltaje en el Pin 5.
9. El circuito excitador vertical corrige la fuerza de impacto rectilineal, la amplitud
vertical y la amplitud del pulso en el mismo IC. La corriente del diente de sierra en
la bobina de la deflección vertical se realimenta al Pin 7 para mejorar la fuerza del
impacto vertical (linealidad del barrido) de la señal.
10. La sección excitadora vertical del IC451 amplifica la onda del diente de sierra para
corregir la linealidad (fuerza de impacto directo) de la onda de manera que el
circuito de la salida vertical funcione.
11. La onda corregida se envía hacia el circuito de la salida vertical y éste excita la
bobina del yugo de la deflección V a través del Pin 12 del IC451.
12. El circuito de la Bomba de Subida Vertical (“PUMP-UP”) sirve para reducir el
consumo de potencia de la salida vertical. Durante la primera mitad del barrido, la
corriente de la deflección circula a través de la siguiente ruta: Pin 12 (IC451) % V.
DY % R470 % C454 % R451.
13. Durante el retorno horizontal (borrado), el pulso vertical se añade al voltaje
cargado en el capacitor C455, de manera que el VCC del IC451 aumente hasta
52V. Este voltaje de 52V es rápidamente descargado durante el período del retorno
H de manera que se pueda reducir el consumo de potencia.
14. De éste modo, el circuito de salida vertical interno es operado con 52V de
alimentación durante el retorno H, mientras que es operado con 26V de
alimentación durante el barrido H.
15. Ya que el bloque de amplificación de salida vertical dentro del IV451 no opera
durante el período del barrido H, el potencial del Pin 9 del IC451 es cero, de
manera que el capacitor C455 se carga hasta 26V.

68
16. Cuando se aplica el pulso de la oscilación vertical (10H), el bloque amplificador de
salida V interno empieza a funcionar. Al mismo tiempo, el pulso del borrado vertical
(retorno vertical) es tomado desde el FBT y es ingresado en el Pin 9.
17. El voltaje en el Pin 9 del IC451 se suma al voltaje que fue cargado en el C455, de
26V, de manera que el voltaje total se eleva hasta 52V aproximadamente.
18. Los 52V se aplican, vía el Pin 13 del IC451, al bloque de amplificación de salida V
interno como energía funcional durante el retorno vertical.

69
MEMO

70
Escrito e Impreso en
Marzo de 2001

71