You are on page 1of 40

Eng. Luis Eduardo Palomino Bolívar.

FUSM-UnC
2010

VERSÃO EM REVISÃO 0.3


GUIA RÁPIDA PARA OrCAD 9.1 OU Superior
OrCAD Capture CIS, Simulação e OrCAD Layout.

O pacote ORCAD é uma ferramenta de software tipo CAD (Computer Assisted


Design), formada por ferramentas que modelam, simulam e permitem criar
manual ou automaticamente as placas com as trilhas que vão suportar o
protótipo, se é o caso de um primeiro desenho. No caso do pacote de
modelagem, Capture CIS, os circuitos analógicos como os digitais podem ser
desenhados com as figuras padrão e com as características próprias de cada
componente. Os componentes estão instalados com a ferramenta CAD em
forma de livrarias com grande variedade dos dispositivos elétricos ou
eletrônicos mas utilizados, clássicos e básicos. Para simular a ferramenta
Capture CIS utiliza duas alternativas.
 Simulação das correntes e voltagens no mesmo desenho.
 Simulação com ativação da janela de Prove que apresenta os resultados
da simulação com a grande opção de conhecer graficamente qualquer
característica elétrica do circuito

O Pacote de programas ORCAD, também inclui a ferramenta para desenhar as


trilhas da placa dos circuitos em função ou não de um circuito, isto é, depois de
desenhar um circuito com a ferramenta Capture CIS com o sem simulação
ORCAD pode desenhar a placa a partir do circuito em questão mantendo as
características dos componentes para aperfeiçoar o desenho da placa.
Também se podem desenhar placas a partir de zero, o seja, sem circuito
desenhado.

A continuação vai se apresentar passo a passo a forma de simular um


transistor 2N2222 como o utilizado tipicamente no laboratório para chavear
uma carga indutiva como o ativador de um relé.

1 Abrir o programa e configurar o projeto:

1.1 Clicar em: Inicio > Todos os programas > ORCAD Release
9.1>Capture CIS
1.2 Clicar em File > New > Project, na janela que abre com titulo
Session Log.

1.3 Na nova janela escrever no campo Name um nome para o


projeto, para este exemplo vai se chamar BJT_Exemplo e
serão armazenados os arquivos que a ferramenta
automaticamente cria no percurso das simulações e uso das
simulações, na pasta SIMULACIONES que você pode criar
clicando no botão de Browse. Recomenda se, utilizar uma
pasta em C:// com um nome da pasta curto, isto em vista de
Eng. Luis Eduardo Palomino Bolívar.
FUSM-UnC
2010

VERSÃO EM REVISÃO 0.3

gerar erros na hora de criar a placa com o Layout. Como


apresenta a figura #1, se seleciona Analog and Mixed Signal
Circuit Wizard para fazer simulação igual processo para
circuitos analógicos o digitais. Por ultimo clicar em OK.

Figura #1.

1.4 No seguinte passo vai configurar as livrarias que contem os


componentes a simular, mas se esquece algum, pode
posteriormente incluir mais livrarias no desenvolvimento do
projeto. Na figura #2, apresenta se, as livrarias padrão que ele
carrega e que serão utilizadas nesta guia rápida. Caso não
estejam as livrarias carregadas na coluna da direita, terá que
inserir manualmente cada uma delas, selecionando a livraria na
esquerda e apertando o botão de Add>>. Para terminar clicar
em Finalizar.

Figura #2
Eng. Luis Eduardo Palomino Bolívar.
FUSM-UnC
2010

VERSÃO EM REVISÃO 0.3

1.5 Agora está configurado o projeto para iniciar a desenhar.

2 Desenho do circuito:

2.1 A janela que aparecerá tem o formato para colocar os


componentes, isto é, será a folha do desenho. Ver figura #3.

Figura #3.
Eng. Luis Eduardo Palomino Bolívar.
FUSM-UnC
2010

VERSÃO EM REVISÃO 0.3

2.2 As partes importantes a ter em conta nesta janela, para o


desenho de circuitos estão referenciadas na lista seguinte é na
figura #4. Você pode configurar a posição do menu de
ferramentas no
2.2.1 Configuração da simulação
2.2.2 Ponta de Prova
2.2.3 Apresentar Tensões.
2.2.4 Apresentar Correntes
2.2.5 Zoom
2.2.6 Livraria de componentes
2.2.7 Ligação entre componentes
2.2.8 Polarização positiva, negativa, referencia ou terra.
2.2.9 Folha de desenho
2.2.10 Etiqueta de dados do desenho.
2.2.11 Rodar simulação

Figura #4
Eng. Luis Eduardo Palomino Bolívar.
FUSM-UnC
2010

VERSÃO EM REVISÃO 0.3

2.3 Clicar no ícone Livraria de Componentes (2.2.6) para


selecionar os dispositivos a colocar no desenho. Os
componentes que vão se utilizar neste tutorial e as livrarias que
contem estes são:
2.3.1 Relay_SPDT, (Livraria: ANL_MISC na pasta PSPICE).
2.3.2 R, (Livraria: ANALOG na pasta PSPICE).
2.3.3 L, (Livraria: ANALOG na pasta PSPICE).
2.3.4 Q2N2222A, (Livraria: Bipolar na pasta PSPICE).
2.3.5 DigClock (Livraria: SOURCE na pasta PSPICE)
2.3.6 VDC (Livraria: SOURCE na pasta PSPICE)
2.3.7 Con6 (Livraria: na pasta Library)

2.4 A janela que vai se abrir para carregar as livrarias é igual na


apresentada na figura #5. Para carregar a livraria casso não
esteja na lista de Libraries, clicar no botão Add Library... .
Aparecerá a janela de busca como na figura #6. O buscador de
livraria começa na pasta de PSPICE que é própria de um
fabricante assim como Philips ou AMD, mas nossos
componentes estão tudos contidos dentro da pasta de PSPICE.
E normal ter que procurar componentes em outras livrarias de
algum fabricante em particular, para isso pode se utilizar na
janela de busca o ícone de subir um nível. Depois de
selecionar uma por uma das livrarias, estarão carregadas no
projeto tal como pode se observar na figura #7. No caso foi
selecionada a livraria BIPOLAR e o componentes Q2N2222A
utilizando a barra deslizante ou escrevendo o nome do
componente em Part. Observe se nesta mesma figura #7, o
desenho do componente que ajuda a verificar que seja o
elemento desejado.

Figura #5
Eng. Luis Eduardo Palomino Bolívar.
FUSM-UnC
2010

VERSÃO EM REVISÃO 0.3

Figura #6

Figura #7
Eng. Luis Eduardo Palomino Bolívar.
FUSM-UnC
2010

VERSÃO EM REVISÃO 0.3

2.5 Selecionado o componente segundo o ponto 2.4 clicar no botão


OK, para colocar o componente, este vai ficar movimentando
se com o ponteiro do mouse. Só determinar o ponto a colocar o
componente e clicar com o botão esquerdo. Outro componente
da mesma classe vai ficar movimentando se para ser colocado
no desenho, mas nosso projeto não tem mais transistores
bipolares 2N2222A, assim que clicamos com o botão direito e
teremos um menu onde tem que se clicar em End Mode, tal
como é apresentado na figura #8.

Figura #8

2.6 Assim pode se colocar os componentes na folha de desenho


2.2.9 e com a ferramenta de Ligação entre componentes 2.2.7,
ligar estes tais como aparece na figura #9. A ferramenta de
ligação de componentes permite com clicar no ponto inicial da
ligação, o seja um terminal do componente liberando o clic é
levar a linha de ligação ate o terminal correspondente clicando
neste. Se você clica no médio do caminho vai observar que ele
valida uma curva de 90 graus.

Figura #9.
Eng. Luis Eduardo Palomino Bolívar.
FUSM-UnC
2010

VERSÃO EM REVISÃO 0.3

2.7 Para os conectores Vcc do circuito da figura #9 e as terras de


referencia 0 são pegadas do ícone 2.2.8 Polarização positiva,
negativa, referencia ou terra, com os nomes CC/CAPSYM e
0/SOURCE respectivamente. As fontes podem ser editadas
clicando na característica a mudar. No casso da fonte digital
DSTM1, são editados os valores de OFFTIME e ONTIME para
1s cada. No caso da fonte DC, serão colocados o valor de 12
voltios, também só clicar no valor original de 0Vdc e escrever
12Vdc no espaço de Value, segundo a figura #10:

Figura #10

2.8 Para terminar o desenho, só completar a Etiqueta de dados de


desenho 2.2.10, com o nome do projetista, o nome do projeto e
a versão deste.

2.9 Agora pode ser impresso.

3 Simulação.

Já feito o circuito, a simulação é o passo que permite avaliar as condições


energéticas, de temperatura, em freqüência, em fase, com parametrização ou
simplesmente o comportamento transitório. Neste tutorial é apresentado a
simulação em comportamento transitório ou como é conhecido o Transient no
domínio do tempo.

Para simular o circuito feito no ponto 2, terão que se realizar os seguintes


passos:

3.1 Clicar no ícone 2.2.1 Configuração da simulação, para acessar,


aos parâmetros de interesse que apareceram na simulação
gráfica. Depois de clicar aparece uma janela como na figura
Eng. Luis Eduardo Palomino Bolívar.
FUSM-UnC
2010

VERSÃO EM REVISÃO 0.3

#11. Observar que a opção de Analysis esta já seleccionada e


só o tempo da simulação será configurada. No espaço de Run
to time: colocar 10 segundos para simular 5 ciclos do relógio
digital que foi colocado no desenho. Lembre que o tempo alto e
o tempo baixo foi de 1s para cada, o que tem a ver com um
período de 2s, ver figura #12.

Figura #11

Figura #12

3.2 Na mesma janela, clicar na aba Prove Window para ativar o


gravador de configuração das sinais da simulação que mas
adiante serão apresentadas. Na figura #13, está a aba
selecionada com a configuração ativada de Last Plot no quadro
Show. Seguido clicar em aplicar.
Eng. Luis Eduardo Palomino Bolívar.
FUSM-UnC
2010

VERSÃO EM REVISÃO 0.3

Figura #13

3.3 Com a configuração feita, vai se ativar o ícone 2.2.11, Rodar


simulação. Clicar em ele para que ORCAD comece a processar
as informações do circuito e gerar a simulação.

3.4 A continuação o ORCAD abre automaticamente uma janela


que da para maximizar aonde vai se apresentar os traços das
simulações. Na figura #14, apresenta se a janela em questão
com as seguintes partes importantes a identificar:
3.4.1 Traçar um sinal (Trace).
3.4.2 Editar a quantidade de figuras independentes (Plot).
3.4.3 Ativar os cursores para determinar medições (Toggle Cursor).
3.4.4 Exo do Tempo
3.4.5 Aproximação o alongamento (Zoom).
3.4.6 Transformada rápida de Fourier (FFT).
Eng. Luis Eduardo Palomino Bolívar.
FUSM-UnC
2010

VERSÃO EM REVISÃO 0.3

Figura #14

3.5 Clicar no menu a opção Trace. Aparece entre outras a opções


Add Trace... para clicar neste. Ver figura #15

Figura #15

3.6 Depois de clicar segundo o ponto 3.5, aparecem os sinais


todas do circuito em questão para que sejam selecionadas
aquelas que serão traçadas. Primeiro serão gratificados sinais
de Tensão e em outra gráfica (plot) sinais de Corrente. Na lista
Full List, utilizar a barra deslizadora para procurar o voltagem
da fonte digital, V(DSTM1:1), depois o voltagem no indutor que
pode ser medido em V(L1:1), como aparece na figura #16.
Seguidamente clicar no botão OK.
Eng. Luis Eduardo Palomino Bolívar.
FUSM-UnC
2010

VERSÃO EM REVISÃO 0.3

Figura #16

3.7 Vai aparecer os sinais selecionados no ponto 3.6, na figura


#17, onde observa se em vermelho o sinal do relógio digital
com uma tensão de 0V ou 5 Volts, e em cor verde, esta o
comportamento do voltagem no indutor, onde mantém uma
tensão de 12 voltios ate receber uma borda de subida ou
decida que cria um pico de quase 60 Volts. Isto pode ser uma
situação muito indesejável.

Figura #17
Eng. Luis Eduardo Palomino Bolívar.
FUSM-UnC
2010

VERSÃO EM REVISÃO 0.3

3.8 Para observar os traços das correntes em um Plot ou figura


independente do eixo de tensão na simulação, clicar na opção
do menu Plot para Editar a quantidade de figuras a simular.
Neste terão varias opções mas só clicar em Add Plot to
Windows para inserir mais uma gráfica como aparece na figura
#19..

Figura #18

Figura #19

3.9 De forma parecida ao ponto 3.6, colocar a corrente do indutor


como -I(L1) utilizando o menu de Add trace. Depois de fazer
isto aparece a simulação da corrente como na figura #20.
Eng. Luis Eduardo Palomino Bolívar.
FUSM-UnC
2010

VERSÃO EM REVISÃO 0.3

Figura #20.

3.10 Nesta simulação pode se observar que também aparece um


pico de corrente na hora de pasar de 0mA (mA=mili amperes) a
tal vez mais de 500mA e depois estabiliza em quase 400mA.
3.11 Como as medições do ponto 3.10 são poço precisas, vai ser
clicado no ícone 3.4.3 Ativar os cursores para determinar
medições. Para ter certeza que teremos medições sob o sinal
da corrente do indutor, precisa se clicar no indicador do nome
do sinal no eixo do Plot em questão. Assim aparecerá a
ferramenta para arrastar o cursor cima do sinal apresentando o
valor da corrente em 0mA e na corrente estável de 445.014mA,
tal como se vê na figura #21.
Eng. Luis Eduardo Palomino Bolívar.
FUSM-UnC
2010

VERSÃO EM REVISÃO 0.3

Figura #21.

3.12 Ainda a medição não é muito clara pois não é fácil colocar o
cursor no ponto onde o sinal de corrente gera um pico. Para
isto é utilizada a ferramenta de Aproximação e Alongamento no
ícone 3.4.5. Pode selecionar com o mouse um dos picos para
aproximar mais e enxergar com precisão o valor da corrente no
ponto mais alto do pico. Na figura 22 pode se observar um dos
picos com o cursor do ponto 3.11 colocado no mais alto do
sinal. A corrente neste ponto chega a 561.468mA e a tensão
tem uma forma de onda igual com as dimensões adequadas
claro.
Eng. Luis Eduardo Palomino Bolívar.
FUSM-UnC
2010

VERSÃO EM REVISÃO 0.3

Figura #22

3.13 Clicando de novo na ferramenta de Aproximação e


Alongamento no ícone 3.4.5., pode se restituir o panorama
geral do sinal.
3.14 Como curiosidade vai se simular um indutor de 5mH tal como é
o valor típico para alguns dos relés. Para isso temos que voltar
ao desenho e trocar o valor do componente indutivo L pelo
valor de 5mH, como foi feito no ponto 2.7. A continuação pode
se executar a simulação como foi referenciado no ponto 3.3,
frisando na não necessidade de configurar ou criar a
simulação, é só rodar o simulador. Os valores da nova
simulação aparecem tal como na figura #23. Pode se observar
como os valores de pico de corrente são menores pero os
picos de voltagem são agora enormes em valor. Utilizando a
ferramenta de Aproximação e Alongamento 3.4.5, junto com a
de Ativar os cursores para determinar medições 3.4.3, pode se
obter o valor exato do pico de tensão,2.024KA (KA=Kilo
Amperes). Claro este valor com certeza vai estragar o BJT.
Para eviar isto, pode se colocar um diodo em paralelo com
polarização em inverso tal como aparece na figura #24. Lembre
utilizar os passo do ponto 2.4 para incluir a Livraria Diode e
depois selcionar o diode 1N4007.
Eng. Luis Eduardo Palomino Bolívar.
FUSM-UnC
2010

VERSÃO EM REVISÃO 0.3

Figura #23

VCC
VCC

L1
D1
5mH
D1N4007 VCC

OFFTIME = 1S V1
Q1
ONTIME = 1S R1 12Vdc
DSTM1
DELAY = 0 CLK Q2N2222A
STARTVAL = 0
1k
OPPVAL = 1

0
0

Figura #24

3.15 Agora pode se rodar mais uma vez a simulação. Os resultados


serão como os apresentados na figura #25, sem picos nem
para corrente nem para voltagem. No caso o diodo de choque
protege o semicondutor protegendo da alergia armazenada no
indutor em forma de corrente que tem que liberar na hora de
entrar em corte o BJT.
Eng. Luis Eduardo Palomino Bolívar.
FUSM-UnC
2010

VERSÃO EM REVISÃO 0.3

Figura #25.

3.16 Neste ponto pode se salvar a simulação.

4 Desenho da Placa.

Para o desenho da placa vai se utilizar o Layout de ORCAD, enlaçando o


desenvolvimento feito ate agora com suas características elétricas. Mas para
isso temos que ter em conta que as fontes são conectores na realidade e que o
indutor poderia no caso ser trocado por um relé mesmo. Assim os passos para
desenhar a placa são:
Eng. Luis Eduardo Palomino Bolívar.
FUSM-UnC
2010

VERSÃO EM REVISÃO 0.3

4.1 Trocar no desenho o componente indutor L1 pelo rele que está


segundo o ponto 2.3.1 na livraria ANL_MISC. Revisar o ponto
2.4 para colocar o componente. Será importante colocar
também um conector que permita ligar os dois pinos da fonte
DC, mais dois pinos da entrada do sinal digital que foi simulada
com uma fonte digital e os três pinos do rele, isto é um
conector de 6 pinos juntando as terras ou de 7 para ligar cada
pino de forma independente. Ver figura #26 com o conector de
6 contatos, J1 (CON6) na livraria referenciada no ponto 2.3.7.
O conector de 6 contatos permite ligar a energia, o pino de
controle no caso da fonte digital e os pinos do rele, tal como é
apresentado na figura em questão.
DSTM1 VCC

J1

U2 1
2
3
4
VCC
VCC 5
6
CON6

D1 0
D1N4007

Relay _SPDT VCC

OFFTIME = 1S
Q1
ONTIME = 1S R1
DSTM1
DELAY = 0 Q2N2222A V1
CLK
STARTVAL = 0 12Vdc
1k
OPPVAL = 1

0
0

Figura #26

4.2 Depois de ter o circuito apresentado na figura #26, tente rodar


a simulação novamente usando o botão 2.2.11 Rodar
simulação. Aparecem pontos verdes sob os componentes que
não tem as características elétricas para simular. É assim o
caso do Relé e do conector que clicando acima do ponto verde
aparece um mensagem de alerta WARINING numa janela tal
como aparece na figura #27, indicando o fato dito, de não ter
as características elétricas para simular.
Eng. Luis Eduardo Palomino Bolívar.
FUSM-UnC
2010

VERSÃO EM REVISÃO 0.3

Figura #27

4.3 Como o objetivo é desenhar a placa, não estamos importados


pelos erros de simulação. Para continuar em direção ao
interesse, tem que se diminuir o desenho no botão do canto
superior direito próprio das janelas de Windows, mas só do
desenho, não do ORCAD Capture. Aprece o gerenciador de
arquivos do projeto “Rele” tal como é apresentado na figura
#28.
Eng. Luis Eduardo Palomino Bolívar.
FUSM-UnC
2010

VERSÃO EM REVISÃO 0.3

Figura #28.

4.4 Selecionar o arquivo “rele.dsn”, clicando uma vez somente,


deixando ele sombreado e seguido clicar em “Accessories” no
menu principal e depois em “Allegro Netlist” segundo aparece
na figura #29.

Figura #29
Eng. Luis Eduardo Palomino Bolívar.
FUSM-UnC
2010

VERSÃO EM REVISÃO 0.3

4.5 Clicado na opção Allegro Netlist aparece um mensagem para


armazenar o arquivo Allegro Netlist. Este arquivo terá as
informações em livrarias para criar a placa ou PCB (Printed
Circuit Board). Na figura #30 o arquivo é armazenado com o
mesmo nome “rele” na mesma pasta do projeto.

Figura #30

4.6 No seguinte passo, será criado o arquivo NetList com as


condições elétricas do circuito, nó e malhas deste e claro, vital
para o futuro modela mento da placa. No caso este permite
criar um arquivo que vai ser utilizado pela ferramenta Layout de
ORCAD. A figura #31 apresenta o jeito de criar o arquivo em
questão clicando no menu Tools, depois clicar em Create
Netlist... . Aparece uma janela com opções onde clicando na
aba Layout, é configurada a propriedade Run ECO to Layout,
que alerta no PCB do Layout ORCAD, qualquer mudança no
desenho. Na figura #32 é apresentada a seleção da opção na
aba Layout, depois um clicar em Aceitar para continuar.
Eng. Luis Eduardo Palomino Bolívar.
FUSM-UnC
2010

VERSÃO EM REVISÃO 0.3

Figura #31

Figura #32
Eng. Luis Eduardo Palomino Bolívar.
FUSM-UnC
2010

VERSÃO EM REVISÃO 0.3

4.7 Abrir o programa Layout, que está clicando em Iniciar, Todos


os Programas, OrCAD Relase 9.1 e clicar em Layout, segundo
a figura #33.

Figura #33

4.8 A apresentação do OrCAD Layout, tem o botão File no menu


para criar a nova placa do projeto relé. Para tal fim, clicar em
File e seguidamente em New.

Figura #34
Eng. Luis Eduardo Palomino Bolívar.
FUSM-UnC
2010

VERSÃO EM REVISÃO 0.3

4.9 Na janela Load Template File, selecionar o arquivo


METRIC.TCH que contem um esquema em branco no sistema
métrico para desenhar a placa, segundo aparece na figura #35.
O arquivo METRIC.TCH, está na pasta de instalação:
c:/Program File/OrCAD/LAYOUT/DATA/Metric.tch. Seguido
clicar em Abrir.

Figura #35

4.10 Na seguinte janela Load Netlist que é aberta automaticamente,


selecionar o arquivo Netlist salvado na pasta do projeto
segundo o ponto 4.6 e figura #32. Clicar uma vez só no arquivo
em questão para selecionar e abrir segundo é apresentado na
figura #36.

Figura #36

4.11 Na seguinte janela é aberta automaticamente para o usuário


criar o arquivo que vai salvar a placa mesmo. No caso é
utilizado o mesmo nome RELE. Na figura #37 aparece esta
Eng. Luis Eduardo Palomino Bolívar.
FUSM-UnC
2010

VERSÃO EM REVISÃO 0.3

janela. Clicar em guardar quando esteja digitado o nome do


arquivo na pasta do Projeto.

Figura #37

4.12 Será ativado o carregamento do arquivo apresentando uma


janela segundo aparece na figura #38. O botão Link existing
footprint to component..., permite definir a “pegada” do
componente nas múltiplas camadas que poderia ter o PCB.
Clicar neste botão para definir o CON6, segundo aparece
marcado na janela Link Footprint to Component.

Figura #38

4.13 Na figura #39, aprece a janela de seleção da livraria, Libreries


e a pegada ou Footprints, para o conector de 6 pinos. Clicar em
Eng. Luis Eduardo Palomino Bolívar.
FUSM-UnC
2010

VERSÃO EM REVISÃO 0.3

Ok para continuar. Para os outros componentes as livrarias


estão relacionadas como segue:
4.13.1 CON6 (Livraria PCON100T, footprint:
POLCON.100/VH/TM1SQS/W.300/6).
4.13.2 R1 (Livraria TM_AXIAL, footprint: AX/.300X.100/.031).
4.13.3 D1 (Livraria TM_AXIAL, footprint: AX/.300X.100/.028).
4.13.4 Q1 (Livraria TO, footprint: TO18).
4.13.5 U10 (Livraria RELAY, footprint: RELAY25)

Figura #39
Eng. Luis Eduardo Palomino Bolívar.
FUSM-UnC
2010

VERSÃO EM REVISÃO 0.3

4.14 Pode se observar na Figura #40 os componentes colocados de


forma aleatórios e as ligações em amarelo, mas não aparece o
Footprint do Relay_SPDP, como é chamado no desenho e que
está conectado aos pinos 3, 4 e 5 do CON6. Por enquanto será
definido o tamanho do PCB e reserva do espaço para o rele.

Figura #40

4.15 Na figura #41 aparecem os nomes das funções, ferramentas,


partes e demais ícones fundamentais para realizar a PCB. Os
seguintes são listados e numerados estes partes:
4.15.1 Editor de livrarias, Library Manager.
4.15.2 Lista de ferramentas, View Spreadsheet.
4.15.3 Aproximação ou alongamento, Zoom.
4.15.4 Manipulação dos componentes, Component Tool.
4.15.5 Limitador de fronteira, Obstacle Tool.
4.15.6 Monitorar as regras de desenho, Online DRC.
4.15.7 Modo em editor de segmentos ou trilhas, Edit Segment Mode.
4.15.8 Modo em Definir o editar segmentos, Add/Edit Route Mode.
4.15.9 Refrescar Tela, Refresh All.
4.15.10 Componentes do circuito.
4.15.11 Ligações por definir.
4.15.12 Características do Furo.
4.15.13 Camadas.
Eng. Luis Eduardo Palomino Bolívar.
FUSM-UnC
2010

VERSÃO EM REVISÃO 0.3

Figura #41

4.16 O circuito da figura #41 e obtido nesse tamanho realizando


um alongamento com o ícone 4.15.3 Zoom, clicando neste e
depois no médio da tela ou circuito, onde aparecerá a carta de
tamanhos dos furos do circuito. Utilizar o ícone do zoom para
aproximar o circuito tal com aparece na figura #40.
4.17 As placas para circuitos eletrônicos e/ou elétricos são
desenhadas em camadas onde cada camada tem uma posição
e uma função no PCB. A figura #42 apresenta as primeiras
camadas utilizando o ícone 4.15.13, camadas do PCB, onde
serão utilizadas para esta placa:
4.17.1 0-Global Layer, camada geral.
4.17.2 1-TOP, Primeira camada o do tope (TOP).
4.17.3 2-BOT, Ultima camada ou de fundo (BOTTOM).
4.17.4 3 -GND, Terra (GROUND).
4.17.5 4-PWR, Polarização ou energia (POWER).
Eng. Luis Eduardo Palomino Bolívar.
FUSM-UnC
2010

VERSÃO EM REVISÃO 0.3

Figura #42

4.18 Selecionar a camada 4.17.1, 0-Global Layer para criar a


fronteira do PCB. Depois clicar na ferramenta 4.15.4, Obstacle
tool, para limitar a fronteira da PCB. Aparece um símbolo + que
se movimenta com o curso, clicar no ponto inicial do traçado da
fronteira e clicar em cada vértice que se deseje validar. Uma
vez esteja marcada a fronteira, realizar um clicar direito e
selecionar End Command como aparece na figura #43.

Figura #43
Eng. Luis Eduardo Palomino Bolívar.
FUSM-UnC
2010

VERSÃO EM REVISÃO 0.3

4.19 Validada a fronteira do ponto anterior, a fronteir adota o mesmo


cor que identifica a camada Global Layout, amarelo.Se o
circuito aparece apagado por partes o total, deve se clicar no
ícone 4.15.9 Refresh All para refrescar o conteúdo da tela.

4.20 Selecionar a ferramenta clicando ni ícone 4.15.4, Component


Tools, para movimentar os componentes. Clicando agora no
componente desejado para mover, e utilizando a latra R no
teclado pode se rotar os componentes na placa, um novo clicar
esquerdo valida a posição. O ícone 4.15.6 Online DRC
monitoriza que a posição dos componentes estejam dentro das
regras de desenho, se deseja pode se desativar clicando no
ícone em questão. Na figura #44, é apresentada uma opção
de distribuição dos componentes com reserva de espaço para
o rele.

Figura #44

4.21 Antes de realizar as trilhas será colocado o rele. Para isto será
aproveitada a característica Run ECO to layout segundo a
configuração no ponto 4.6. Para tal fim, deve se voltar ao
Captur CIS do OrCAD, onde foi desenhado o circuito, figura
#27. Nesta clicar duas vezes no rele, Relay_SPDT, aparecerá
uma tela como a apresentada na figura #45. Utilizar a barra
deslizador horizontal para visualizar a coluna de nome
Eng. Luis Eduardo Palomino Bolívar.
FUSM-UnC
2010

VERSÃO EM REVISÃO 0.3

PSpiceOnly para escrever FALSE apagando o TRUE. Esta


opção permite deferir o aparecimento do componente do rele
no PCB. Clicar no botão Apply e depois fechar a janela deste
editor só e não fechar o OrCAD Capture, aparecerá novamente
o circuito.

Figura #45

4.22 Atualizar o arquivo NetList tal como foi criado no ponto 4.6.
Depois voltar ao OrCAD Layout. Aparece um mensagem para
atualizar o desenho da placa. Clicar em Sim, segundo aparece
na figura #46, indicando que houve uma mudança no desenho
do circuito e que será atualizado o PCB.

Figura #46.

4.23 Será utilizado novamente o seletor de livrarias com no ponto


4.12 e a figura #38, mas agora será selecionado o Footprint
para o relé. Selecionar o Footprint RELAY25 da livraria RELAY
tal como é apresentado na figura #47. Se tenta utilizar outro
Footprint para RELAY tal vez gere invalidade nos pinos.
Eng. Luis Eduardo Palomino Bolívar.
FUSM-UnC
2010

VERSÃO EM REVISÃO 0.3

Figura #47

4.24 Na figura #48, aprece o resultado da atualização do PCB.


Agora com o relé na área de desenho, clicar no ícone 2.15.4
Component Tools tal como foi utilizado no ponto 4.20, para
colocar o Rele dento da área do PCB.

Figura #48

4.25 Na figura #49 é apresentada a organização dos componentes


para o cabeamento. Observar que foi desativado o DRC. Deve
se tentar utilizar a mínima quantidade de camadas pelo fato
que pode se diminuir custos na hora de fabricar a(s) placa(s).
Assim será utilizada a camada 2-BOT, (BOTTOM), vermelha,
dado que é a camada ou face onde são feitas a soldas dos
Eng. Luis Eduardo Palomino Bolívar.
FUSM-UnC
2010

VERSÃO EM REVISÃO 0.3

pinos dos componentes. A camada 1-TOP, será a camada para


colocar os componentes. Nesta face também é utilizada para
escrever as etiquetas dos nomes dos componentes e desenho
o símbolo do componente, mas em diferentes camadas para
efeitos de desenho.

Figura #49

4.26 Para definir o tamanho da trilha ou da NET como é conhecido


tecnicamente, clicando no ícone 4.15.2, View Spreadsheet,
Lista de ferramentas, e selecionar no menu a opção Nets
segundo a figura #50.
Eng. Luis Eduardo Palomino Bolívar.
FUSM-UnC
2010

VERSÃO EM REVISÃO 0.3

Figura #50

4.27 Na Figura #51, aparece as Nets do circuito com o tamanho na


coluna Widht. Observa se que o tamanho definido para todas
as nets estão em 0.254mm e a net GND em 0,005mm. Clicar
no tamanho para editar cada um das nets. Na figura #52
aparece a janela para editar esta característica, colocando 1
que está em milímetros em cada uma dos tamanhos críticos, o
mínimo tamanho o Maximo e o comum. No casso todos as
Nets serão de 1mm (1 milímetro). Clicar no botão OK para
terminar a edição. Realizar este processo para cada uma da
Net e depois fechar o minimizar esta janela.

Figura #51
Eng. Luis Eduardo Palomino Bolívar.
FUSM-UnC
2010

VERSÃO EM REVISÃO 0.3

Figura #52

4.28 Utilizar o ícone 4.15.7 Add/Edit Route Mode, para ativar o


modo que define os segmentos na camada 2-BOT. Assim pode
se clicar num das ligações que estão em amarelo e começar a
definir nets, em direção ao pino destino para terminar a net. Na
figura #53 aparece parte deste processo de definição da net
que terminará no pino 1 do conector.

Figura #53
Eng. Luis Eduardo Palomino Bolívar.
FUSM-UnC
2010

VERSÃO EM REVISÃO 0.3

4.29 Na figura #54, está um possível desenho das Nets numa só


camada.

Figura #54

4.30 Para visualizar a camada das nets, é utilizada a ferramenta


Post Process Settings, que está clicando no menu Options,
segundo a figura #55.
Eng. Luis Eduardo Palomino Bolívar.
FUSM-UnC
2010

VERSÃO EM REVISÃO 0.3

Figura #55

4.31 Aparece uma lista das camadas onde será selecionada a face
2-BOT, que aparece como *.BOT, e realizando nesta linha e
na colona Batch, um clico direito para logo clicar em Preview
segundo aparece na figura #56.
Eng. Luis Eduardo Palomino Bolívar.
FUSM-UnC
2010

VERSÃO EM REVISÃO 0.3


Figura #56

4.32 Clicando no menu Windows e posteriormente em Title,


aparecerá as duas janelas em interesse Post Precess e Design
segundo é apresentado na Figura #57.

Figura #57

4.33 A figura #57 é de fato a imagem que pode se levar a uma


impressão para ser processada numa placa para prototipagem.
Neste ponto salvar pode ser a melhor opção antes de fechar o
projeto.
Eng. Luis Eduardo Palomino Bolívar.
FUSM-UnC
2010

VERSÃO EM REVISÃO 0.3

Agradecimentos pelos comentários:

Versão 0.1
Miguel Angel Palomino e Ana Sabrina Ninho. 2008

Versão 0.2
Vitor Hugo Reis Werka. 2008
Marino Xavier Jr. 2008

Versão 0.3
Eder Alves. 2010
Allison Luiz Machado 2010

Qualquer comentário que enriqueça esta obra será importante. Por favor,
enviar e-mail ao palonet@ieee.org.

You might also like