Professional Documents
Culture Documents
Interrupciones
PIC 16F628A
Alfonso Merino D.
Profesor: Gabriel Spano S.
Interrupciones
Conceptos Preliminares
Una interrupción es: Una señal asincrónica externa que indica la necesidad de atención.
Un evento por software que indica la necesidad de un cambio en el
contexto de ejecución.
1
Interrupciones
Normalmente se implementan en hardware como parte del circuito de control de la
memoria. La Interrupciones son “mapeadas” dentro del espacio de memoria
direccionable.
Interrupciones Enmascarables: Es una interrupción por hardware que puede ser ignorada
configurando un bit en un registro “mascara de interrupción”
Interrupciones
Proceso de atención interrupciones en el PIC:
Ejecución secuencial del programa hasta que ocurre la interrupción
Salva contexto de ejecución, salto a vector de interrupción.
a
a
m
m
ra
ra
og
og
Pr
Pr
ci e
ci e
up d
ón
up d
ón
k
k
rr a
rr a
ac
ac
te tin
te tin
In Ru
In Ru
St
St
2
Interrupciones
Proceso de atención interrupciones en el PIC:
Salto a rutina atención de interrupción, ejecución secuencial de rutina
Termina subrutina, rescate contexto ejecución, continua programa
a
m
m
ra
ra
og
og
Pr
Pr
ci e
ci e
up d
ón
up d
ón
k
k
rr a
rr a
ac
ac
te tin
te tin
In R u
In R u
St
St
Interrupciones
Habilitación de Interrupciones
Para que una señal externa logre interrumpir al procesador, el bit que corresponde a su mascara
de interrupción debe estar habilitado, es decir debe valer “1”. Si dicho bit esta en “cero” la
interrupción será ignorada
Además el PIC tiene asociado a cada fuente de interrupción in bit adicional llamado bandera que
indica si una petición de interrupción ha llegado, este o no habilitada dicha fuente de interrupción.
3
Interrupciones
Detección de Interrupciones
Interrupciones
Habilitación General de Interrupciones
Además de setear el bit IE de cada fuente de interrupción es necesario habilitar la atención
general de interrupciones (GIE). Y en el caso de los periféricos también el bit de interrupción por
periféricos (PEIE)
4
•Memoria de Datos
INTCON
PIR1
PIE1
• Interrupciones
INTCON: Registro de lectura y escritura que contiene varios bits de
señalización y habilitación para el desbordamiento del TMR0, cambio sobre el
puerto RB e interrupción externa en la patilla RB0/INT.
5
• Interrupciones
PIR1: El registro PIR1 contiene los bits de señalización individual de las
interrupciones de periféricos
• Interrupciones
PIE1: Registro que posee los bits de habilitación individual para las
interrupciones de periféricos. El bit PEIE del registro INTCON debe ser 1 para
permitir la habilitación de cualquier interrupción de periférico.
6
• Timer 1
El Timer 1 es un contador / temporizador de 16 bits. El conteo es realizado por dos
registros de 8 bits: (TMR1H (0Fh) y TMR1L (0Eh) ).
• Timer 1
T1CON: Registro que determina el modo de operación del Timer 1
7
Timer 0
El Timer 0 es un contador / temporizador de 8 bits. El conteo es realizado por el registro
de 8 bits: (TMR0 ).
Este registro se incrementa continuamente a una frecuencia seleccionable manejada por
un preescalador y el reloj interno Fosc/4 (modo temporizador) o bien, por un preescalador
y una señal externa (modo contador). Los preescaladores seleccionables son 2 - 256