Contacto:

Ing. Juan Sebastián

Sede Centro:
Rubiano L., MSc.
Carrera 5 N° 21 - 38 UNIVERSIDAD CENTRAL
PBX: 323 9868 Ext. 1704
jrubianol@ucentral.edu.co
Bogotá, Colombia Dpto. de Ingeniería Electrónica
www.ucentral.edu.co

DISEÑO DE CIRCUITOS
DIGITALES CON FPGAS
Profesor: Ing. Juan Sebastián Rubiano L., MSc.
Área Electrónica Digital

RESUMEN
Las necesidades industriales y comerciales, plantean necesidades complejas respecto al diseño de
circuitos electrónicos. Se buscan dispositivos con alto poder de procesamiento, de bajo consumo, de fácil
adaptabilidad y tiempos de desarrollo cortos y bajo costo. Utilizar dispositivos lógicos programables
(FPGAs) como plataforma de desarrollo, es una de las soluciones más indicadas para cumplir con estos
desafíos, al permitir capacidad de procesamiento paralelo, reemplazo lógico y procesadores embebidos
en un sistema de complejidad variable. El presente curso desarrolla entonces aspectos relacionados a las
metodologías de diseño, depuración y verificación de diseños complejos, así como técnicas de
simulación y síntesis digital. El curso se enfoca al diseño digital desde una perspectiva de codificación
VHDL, detallando las herramientas de desarrollo y las perspectivas de implementación en circuitos
impresos.

OBJETIVOS
- Actualización y apropiación de las metodologías empleadas actualmente en el diseño de
sistemas digitales.
- Conocer, apropiar y adquirir las habilidades necesarias para desarrollar diseños digitales
empleando lenguajes de descripción de hardware.
- Conocer y manejar el lenguaje de descripción de hardware VHDL.
- Conocer y manejar las herramientas de desarrollo Xilinx ISE y ModelSim XE para síntesis y simulación
en CPLDs y FPGAs.
- Plantear soluciones en el diseño de sistemas digitales basados en CPLDs y FPGAs.

MARZO 2011 ING. JUAN SEBASTIÁN RUBIANO, MSC.

CURSO LIBRE: DISEÑO DE CIRCUITOS DIGITALES CON FPGAS PÁGINA 2
UNIVERSIDAD CENTRAL – DPTO. DE ING. ELECTRÓNICA

DIRIGIDO A: Egresados, estudiantes finalizando la carrera de Ingeniería electrónica, profesionales

dedicados al diseño y construcción de soluciones industriales y dispositivos comerciales basados en
tecnologías digitales.

TOTAL HORAS: 16 Horas

FECHA DE INICIO: Abril 29 de 2011
HORARIO: Viernes 6:00 pm. -10:00 pm.
Sábado 9:00 am. – 1:00 pm.

AGENDA DEL CURSO:

Introducción PLDs y FPGAs (1 hora)

Arquitectura básica de las FPGAs. Esquema global. Análisis de la arquitectura de las FPGAs de Xilinx.
Evolución y estado actual de los dispositivos lógicos programables (PLDs).

Lenguajes de descripción de software y metodologías de diseño digital (1 hora)

Metodologías de diseño empleadas en el diseño de sistemas digitales. Uso de Lenguajes de descripción
de hardware (HDLs) y herramientas para la descripción, simulación y síntesis de circuitos digitales.

Trabajo en laboratorio 1 (2 horas)

Introducción al manejo de las herramientas de diseño para FPGAs de Xilinx. Entorno de desarrollo.
Implementación a partir de esquemáticos.

Lenguaje VHDL, generalidades, descripción, simulación y síntesis de diseño digitales -

Trabajo en laboratorio 2 (2 horas)
Bases de VHDL. Generalidades.
Elementos de léxico: identificadores, números y caracteres.
Definición Entidad y Arquitectura. La arquitectura de una entidad VHDL. Tipos de descripción. Tipos de
datos. Uso de sentencias concurrentes.

Diseño jerárquico. Declaración e instanciación de componentes. (2 horas)

Descripción estructural. Diseño Jerárquico TOP-DOWN.
Ventajas del Diseño TOP-DOWN. Instanciación de componentes.

Descripción comportamental - Trabajo en laboratorio 3 (2 horas)

Definición de las señales (Signals) y su uso como elementos de interconexión. Asignaciones simples a
señales.
Asignaciones condicionales: WHEN..ELSE, WITH..SELECT, SELECT: y el uso de WHEN OTHERS. Ejemplos.

Proceso de implementación (2 horas)

Asignaciones básicas (dispositivo y pines). Programación/Configuración de los dispositivos. Definición de la
cadena JTAG. Netlists, UCF y EDIF. Verificación de sintaxis. Ventaja de mensajes y errores. Ejemplo práctico.

Diseño de componentes secuenciales y FSM (2 horas)

Descripción de contadores y registros. Descripción y diseño de máquinas de estado (FSMs) con VHDL.

Trabajo en laboratorio 5 (2 horas)

Realización de laboratorio con todos los conceptos vistos en el curso. Controlador dedicado con FSM.

MARZO 2011 ING. JUAN SEBASTIÁN RUBIANO, MSC.

CURSO LIBRE: DISEÑO DE CIRCUITOS DIGITALES CON FPGAS PÁGINA 3
UNIVERSIDAD CENTRAL – DPTO. DE ING. ELECTRÓNICA

Tarjeta y software de desarrollo

Hardware: Spartan 3E Starter Board - Digilent Inc.

Tomado de www.digilentinc.com

Software: Xilinx ISE, ISE Simulator

IC: Xilinx Spartan 3E FPGA (500K gates)

Connector(s): 100-pin Hirose FX2 connector
Three 6-pin Pmod connectors
DB15HD VGA
PS/2 keyboard
Two DB9 RS-232 connectors
RJ-45 Ethernet
16-pin header for optional LCD modules
SMA connector for high-speed clock input
Programming: JTAG programming via on-board USB2 port; JTAG & SPI Flash programming
with parallel or USB JTAG Cable; numerous additional configuration options.

Dedicación
El participante del curso debe dedicar las horas planteadas en el curso realizando las tareas asignadas en
cada sesión. A su vez se sugerirán lecturas, diseños y ejemplos para complementar el trabajo realizado en
el curso.

Resultados esperados
La persona que realice este curso estará en la capacidad de plantear soluciones a problemas en diseño
digital empleando Dispositivos lógicos programables y FPGAs siguiendo una metodología estructurada. El
participante del curso tendrá la capacidad de describir módulos hardware utilizando VHDL.

Contactos

Ing. Juan Sebastián Rubiano L., MSc.

PBX: 323 9868 Ext. 1704
jrubianol@ucentral.edu.co

Andrea del Pilar Delgado

PBX: 323 9868 Ext. 1701
adelgadoh@ucentral.edu.co

Coordinación de Extensión
Liliana Méndez R.
PBX: 323 9868, ext.: 4553
lmendezr@ucentral.edu.co
Rev. 001d.

MARZO 2011 ING. JUAN SEBASTIÁN RUBIANO, MSC.