UNI-FIEE

LABORATORIODEDIGITALES I EE635N

1. Dadas las siguientes funciones:

a) b) c) d) e) f) g) h) i)

Simplificar por el mtodo de Quine. Simplificar por el mtodo de Q-M. Simplificar por el mtodo del tabulado o numrico. Simplificar por el mtodo de Karnaugh. Implementar la funcin simplificada usando solo NAND. Implementar la funcin simplificada usando solo NOR. Implementar la funcin simplificada usando solo AOI. Implementar la funcin simplificada usando solo XOR. Comprobar experimentalmente el funcionamiento en el laboratorio.

Solucin: a) Por el mtodo de Quine Mintrminos 1era diferencia 0 1 2 8 3 10 12 0-1(1) 0-2(2) 0-8(8) ________ 1-3(2) 2-3(1) 2-10(8) 8-10(2) 8-12(4) ________ 2da diferencia 0-1-2-3(1,2) 0-2-8-10(2,8)

8-10-12-14(2,4)

14 10-14(4) 12-14(2)

Finalmente se obtiene la expresin simplificada: b) Expresando la funcin como una suma de minterminos para aplicar el mtodo deseado:

UNI-FIEE

LABORATORIODEDIGITALES I EE635N

Luego aplicamos Q-M de la siguiente manera: Mintrminos 0001 0010 0101 0110 1001 1010 1101 1110 1era diferencia 1-50-01 2-60-10 1-9-001 2-10-010
__________

2da diferencia 1-5-9-13--01 2-6-10-14 --10

5-13-101 9-131-01 6-14-110 10-141-10

Tabla de implicantes primos: 0001 0010 0101 0110 1001 1010

1101 1110

Por lo tanto:

c) Expresando la funcin como una suma de minterminos para aplicar el mtodo del Tabulado:

Luego aplicamos el mtodo del tabulado:

Minterminos 0

1era diferencia 2da diferencia 0-4(4) 0-8(8) _______ 8-10(2) 8-12(4)

_________

0-4-8-12(4,8)

4 8 10 12 11

10-11(1)

UNI-FIEE

LABORATORIODEDIGITALES I EE635N

Tabla de implicantes primos: 0 4 8 10 11 12

Por lo tanto:

d) Si en

aplicamos el mtodo de Karnaugh se obtiene:

Vemos que no es posible hacer una simplificacin directa, sin embargo si vemos su tabla de combinaciones: # 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 f 0 1 1 0 1 0 0 1 1 0 0 1 0 1 1 0

Vemos que f es el bit de paridad PAR para las 4 entradas, por lo tanto:

UNI-FIEE

LABORATORIODEDIGITALES I EE635N

e) La implementacin de esta funcin con NAND es:

Y su tabla de verdad es: # 0 1 2 3 4 5 6 7 A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1

1 1 0 0 1 0 1 0

f)

La implementacin de esta funcin con NOR es:

Y su tabla de verdad es: # 0 1 2 3 C D 0 0 0 1 1 0 1 1

0 1 1 0

UNI-FIEE

LABORATORIODEDIGITALES I EE635N

g) La implementacin de esta funcin con AOI es:

Y su tabla de verdad es: # A B C D 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 1 0 1 0 11 1 0 1 1 12 1 1 0 0 13 1 1 0 1 14 1 1 1 0 15 1 1 1 1

1 0 0 0 1 0 0 0 1 0 1 1 1 0 0 0

h) La implementacin de esta funcin con XOR es:

UNI-FIEE

LABORATORIODEDIGITALES I EE635N

Y su tabla de verdad es: # 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 0 1 0 1 1 0

2. Simplifique e implemente en el laboratorio, la funcin incompletamente especificada, simplificada por el mtodo del tabulado o numrico a cuatro literales. Determinar adems IPE, IPES, IPNE y trminos opciones, si los hay. F(A,B,C,D,E)=
A 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 B 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 C 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 D 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 E 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 F X 1 0 X 1 1 X 1 0 0 0 0 1 0 1 0 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31

+d(0,3,6,19,30)
A 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 B 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 C 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 D 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 E 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 F 0 1 0 X 1 1 1 1 0 0 0 0 1 0 X 0

Donde:F=salida Esta tabla se reduce a: _ _

UNI-FIEE
F= BE+CE A B C D

LABORATORIODEDIGITALES I EE635N

3. Simplificar e implementar en el laboratorio, la funcin incompletamente especificada por el mapa-K a cuatro literales.

Solucin: Haciendo el diagrama de Karnaugh:

Por lo tanto se obtiene:

UNI-FIEE

LABORATORIODEDIGITALES I EE635N

Siendo la siguiente su tabla de combinaciones: # 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 C 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 D 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 E 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

1 1 1 1 0 0 1 0 0 0 1 0 0 0 1 0

4. Disee e implemente en el laboratorio los siguientes circuitos que sern controlados mediante la tabla de funcin:

El circuito debe de tener 4 entradas y 4 salidas las cuales deben de visualizarse en LED, utilice compuertas de tres estados para manejar datos de 4bits. Sabemos que la funcin lgica para cada conversin es:

UNI-FIEE

LABORATORIODEDIGITALES I EE635N

Observamos que existen algunas salidas comunes, por lo que podemos reducir el nmero de compuertas que vayamos a utilizar, de esta forma obtendremos el siguiente circuito:

En total se tendrn 13 salidas, esto debido a que las 4 primeras sern las de complemento a dos, despus ser una nica salida de detector de paridad impar, luego sern 4 salidas de cdigo GRAY-BINARIO y las 4 ltimas de BINARIO a GRAY. As tenemos la siguiente tabla:

UNI-FIEE

LABORATORIODEDIGITALES I EE635N

Una vez que tenemos implementado el circuito conversor de cdigo, procedemos a controlar las salidas con compuertas de tres estados, que a la vez se regirn por la siguiente tabla de funcin:

Donde los niveles altos corresponden a la activacin de la compuerta de tres estados. De la tabla anterior podemos concluir que las funciones que describen este comportamiento son de la forma:

Para este circuito se puede utilizar compuertas AND e inversores, sin embargo, como sobran compuertas de los respectivos integrados que se utilizaran para armar el circuito conversor de cdigo, se harn uso de ellas, con el fin de utilizar la menor cantidad de integrados, as usando dichas compuertas adems de un integrado NAND, se obtiene:

UNI-FIEE

LABORATORIODEDIGITALES I EE635N

Para cada salida de las 13 se le conecta una compuerta Tri-State, la cual dejar pasar la seal de salida, cuando se le accione mediante otra seal de nivel alto.

Con A1 como seal de entrada, dejar pasar la seal A1 a Y1 cuando la entrada C1 sea de nivel alto.

UNI-FIEE

LABORATORIODEDIGITALES I EE635N

UNI-FIEE

LABORATORIODEDIGITALES I EE635N

5. Disee un circuito lgico combinacional, cuya entrada es un numero codificado en binario de 4 bits y cuya salida es la representacin en cdigo BCD del numero binario de entrada. Se pide lo siguiente: a) La tabla de combinaciones. b) Las funciones de salida, simplificadas por el mtodo del mapa-K. c) La implementacin del circuito en el laboratorio, usando cualquier compuerta, las salidas deben visualizarse en LEDs. Solucin: a) Tabla de Combinaciones
Nmero en Binario A 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 BCD (Decenas) Z1 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 BCD (Unidades) W2 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 X2 0 0 0 0 1 1 1 1 0 0 0 0 0 0 1 1 Y2 0 0 1 1 0 0 1 1 0 0 0 0 1 1 0 0 Z2 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

b) Funciones de salida

UNI-FIEE

LABORATORIODEDIGITALES I EE635N

Z2=D

UNI-FIEE

LABORATORIODEDIGITALES I EE635N

6. Disee e implemente en el laboratorio un circuito detector de cdigos que nos permita visualizar en diodos LEDs el equivalente binario del cdigo que se intenta detectar como se muestra en la tabla de funcin. La entrada es un numero binario de cuatro bits (puede ser generado en forma manual o con un contador y debe ser visualizado en LEDs), la salida debe ser el cdigo detectado y deben tener un visualizador (diodos de distintos colores), adems si ocurre una entrada invalida del cdigo detectado, los diodos de la salida deben apagarse. El circuito debe cumplir la siguiente tabla de funcin: S1 S0 0 0 0 1 1 0 1 1 Solucin: Tabla de Verdad: C 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 Donde: W=F1=Detecta EXCESO 3 GRAY (enciende el led verde) X=F2=Detecta AIKEN (enciende el led amarillo) Y=F3=Detecta 84-2-1 (enciende el led rojo) Z=F4=DetectaBCD (enciende el led anaranjado) Funcin: Binario A B C D 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 F1 W 0 0 1 0 1 1 1 1 0 0 1 0 1 1 1 1 F2 F3 F4 X Y Z 1 1 1 1 0 1 1 0 1 1 0 1 1 1 1 0 1 1 0 1 1 0 1 1 0 1 1 0 1 1 0 1 0 1 1 0 1 0 0 1 0 0 1 0 0 1 1 0 Funcin de salida EXCESO 3 GRAY (enciende el led verde) AIKEN (enciende el led amarillo) 84-2-1 (enciende el led rojo) BCD (enciende el led anaranjado)

UNI-FIEE

LABORATORIODEDIGITALES I EE635N

UNI-FIEE

LABORATORIODEDIGITALES I EE635N

7. Un cdigo BCD se transmite a un receptor lejano. Los bits sonA3, A2, A1, A0 con A3 como el MSB. El circuito receptor contiene un detector de error BCD que examina el cdigo recibido y prueba si es BCD legal (es decir 1001). Disee e implemente el circuito en el laboratorio, utilizando compuertas NOR, de modo que se produzca un nivel alto en cualquier condicin de error. Solucin:
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 A3 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 A2 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 A1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 A0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 F 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1

Esta tabla muestra que el diodo se tiene que prender si pasa del BCD 1001 F=A3A2+A3A1 A3 A2 A1 A0

UNI-FIEE

LABORATORIODEDIGITALES I EE635N

8. Disear e implementar en el laboratorio un conversor de cdigo, que convierta el cdigo EXCESO 3 GRAY al cdigo AIKEN, emplee en el diseo compuertas X-OR de dos entradas, y otras compuertas. Visualice la salida en LEDs. Solucin: La situacin pedida se puede observar en el siguiente cuadro combinacional: Exceso 3 Gray A B C D 0 0 1 0 0 1 1 0 0 1 1 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 1 1 1 1 1 1 1 1 0 1 0 1 0 Del cuadro: Aiken Y Z 0 0 0 0 0 1 0 1 1 0 0 1 1 0 1 0 1 1 1 1

X 0 0 0 0 0 1 1 1 1 1

W 0 1 0 1 0 1 0 1 0 1

Finalmente se obtiene:

UNI-FIEE

LABORATORIODEDIGITALES I EE635N

9. Disee e implemente en el laboratorio un circuito combinacional con cuatro lneas de entrada que representen un digito decimal en BCD y cuatro lneas de salida que generan el complemento de 9 del digito de entrada, visualice la salida en un display de 7 segmentos. Solucin:
U2:B
A 4

U1:A
2 3 6 1 74LS86 W

U2:A
1 3 2 74LS32 B

5 74LS32

U1:D
12 11 13 74LS86 X

U1:B
4 C 6 5 Y

U1:C
10 D 9 74LS86

74LS86

C 0 1 2 3 4 5 6 7 8 9

A 0 0 0 0 0 0 0 0 1 1

BCD B C 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 0 0 0 0

D 0 1 0 1 0 1 0 1 0 1

Complementador a 9 W X Y Z 1 0 0 1 1 0 0 0 0 1 1 1 0 1 1 0 0 1 0 1 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 0 0 0