Conceitos Iniciais

Prof.Sandro M Malta

Arquitetura de microprocessador
CISC RISC Nmero de instrues Tempo de processamento

Microprocessador

Microprocessador

Microprocessador

Microprocessador

Microprocessador

A implementao de registradores de uso geral possibilita que a CPU armazene resultados parciais, otimizando o uso de memria.

Microprocessador

Microprocessador

Microprocessador

Microcontrolador

Memrias - Terminologia
Clula de memria: armazena apenas 1 bit. Ex. FliFlop Palavra de memria: Grupo de bits. Ex. Registradores Byte: 8 bits Capacidade: quantidade de bits que podem ser armazenados na memria. Ex. 1kbyte, 1Gbyte

Terminologia
Endereo de memria: Nmero que identifica posio de uma palavra na memria.

Terminologia
Operao de leitura: leitura de determinada palavra armazenada em determinado endereo de memria Operao de escrita: gravao de determinada palavra na memria Tempo de acesso: tempo de resposta da memria a uma operao de leitura

Terminologia
Memria voltil: memria que perde a informao gravada quando desligada Memria de acesso aleatrio (RAM Random-Access Memory) : tempo de acesso igual para qualquer endereo de memria. Ex. Memrias semicondutoras.

Terminologia
Memria de Acesso Seqencial (SAMSequential- Access Memory): tempo de acesso depende do endereo de memria. Ex.Fita magntica (varre todos os endereos at chegar ao desejado) Memria de escrita e leitura (RWMRead/Write Memory): permite escrita e leitura

Terminologia
Memria somente de leitura (ROM- Read Only Memory): Permite somente a leitura dos dados. Todas ROMs so no volteis Dispositivos de memria Esttica: no necessrio operaes de refresh Dispositivos de memria Dinmica: Necessidade de refresh

Terminologia
Memria principal ou de trabalho: memria de trabalho da CPU (RAM/casch). Memria rpida. Memra voltil Memria auxiliar ou de massa: armazena grandes quantidades de informao. Ex. HD,CD,Pen drive,DVD outras. Memria no voltil Densidade: bits por rea

Princpio de operao

Entrada de endereos
numero de endereos = 2 N ; N = 5 (A 0 a A 4 ) 25 = 32 endereos de memria N

numero de endereos = 2 ;

N =Especificao: 32 25 = 32 endereos de memria 5 (A 0 a A 4 ) 4

Capacidade: 25 4 128 bits Especificao: 32 4 =

Capacidade: 25 4 = 128 bits

Memrias somente de Leitura

Memrias no volteis Dados imutveis Gravadas em fbrica; apagadas via luz ultra violeta; apagadas no prprio circuito

Memrias somente de Leitura

Arquitetura da ROM

Tipos de ROMs
MROM (ROM programada por mscara) Programada pelo fabricante (especificado pelo cliente) Mscara: negativo fotogrfico Uma mscara para cada conjunto de informaes Custo alto das mscaras;Vivel para grandes quantidades da mesma MROM No pode ser reprogramvel

MROM

ROMs programveis PROMs( Programmable ROMs)

Programa pelo usurio Conexes eltricas feitas a fusveis No pode ser reprogramvel O usurio queima os fusveis

Programao da PROM
feito por um programador de PROM Fornece endereo de memria Fornece dados a serem gravados Aplica-se a tenso de alimentao Vpp (10 a 30V) O processo se repete a partir do prximo endereo de memria

Programao da PROM

ROM Programvel a Apagvel( Erasable Programmable ROM- EPROM )

Programada, apagada e reprogramada pelo usurio Memria no voltil EPROM apagada: sada igual a 1 Apagada por raios UV Apaga-se toda a memria

EPROM

PROM Apagvel eletricamente (ELectricalely Erasable PROM EEPROM)

Pode ser apagvel eletricamente Reescreve bytes individuais Maior custo do que as EPROMs Menor densidade do que as EPROMs

EEPROM

Memria Flash
Densidades maiores do que a EEPROM Apagada eletricamente Custo menor do que uma EEPROM Apaga-se setores (ex 512 bytes) da memria

ROMs

Memrias RAM
Mesmo tempo de acesso para qualquer endereo de memria Memria de escrita e leitura Memria voltil Usada para armazenamento temporrio de informaes (dados ou programas)

Arquitetura da RAM

RAM Esttica
Clulas de memria feita com flip-flop Mantm a informao enquanto o circuito estiver energizado (sem operao de refresh)

CIs comerciais

RAM dinmica
Baixo consumo Alta capacidade Informao armazenada em capacitores Necessidade de refresh devido descarga dos capacitores

DRAM
Refresh a cada 2, 4 ou 8ms Necessidade de circuitos externos para referesh. H CIS com circuitos incorporados no mesmo encapsulamento Vantagens: baixo custo, alta capacidade de armazenamento,menor custo Usada em PCs

Estrutura da DRAM

Escrita: SW1 e SW2 fechados; SW3 e SW4 abertos Leitura: SW2,SW3 e SW4 fechados; SW1 aberto SW1 a SW4 so transistores O capacitor mantm a carga por um certo intervalo de tempo

Expanso do tamanho

16x8 a partir de dois CIs de 16X4

Expanso do tamanho

1Kx8 a partir de 1Kx1

Expanso da capacidade

32X4 a partir de 16X4

Expanso da capacidade

Decodificao incompleta de endereos

Faixa de endereos
CBA 000 0 000 1
CBA 000 0 0000 0000 0000 0x00 0000 0000 0000 F0x000x1FFF=>PROM 0 000 1 F F

0x1FFF=>PROM 0

CBA 001 0 0000 0000 0000 0x2000 001 1 F F F

CBA 001 0 0000 0000 0000 0x2000 001 1 F F F 0x3FFF =>PROM 1

0x3FFF =>PROM 1

CBA 010 0 0000 0000 0000 0x4000 010 1 F F F 0x5FFF =>RAM

CBA 010 0 0000 0000 0000 0x4000 010 1 CBA F F 0x5FFF =>RAM F
011 0 011 0 0000 0000 0000 0x6000 0111 F F 0x67FF =>EEPROM

CBA 011 0 011 0

0000 0000 0000 0x6000 0111 F F 0x67FF =>EEPROM

Armazenamento de dados com o sistema desligado

Uso de baterias reserva Armazenamento dos dados em memria flash Sistema de deteco de falta de energia: armazena os dados em memria flash ou RAM com bateria reserva

Memria cache
Memria de alta velocidade Menor capacidade Feita no mesmo encapsulamento do processador Se comunica diretamente com CPU