INSTRUMENTACIN ELECTRNICA. PRCTICA N 6. CONVERTIDORES DE DATOS.

Juan Enrique Garca Snchez, Abril de 2008

Instrumentacin Electrnica. Prctica n 6

El objetivo de la presente prctica es comprobar por simulacin, utilizando el programa Pspice, algunas de las cuestiones explicadas en las clases de teora en relacin con los convertidores de datos. Adems de NOM.LIB incluya en las simulaciones la librera INSTRUM.LIB. 1.- Se pretende simular un DAC R2R de cuatro bits. En la figura se muestra la estructura de dicho convertidor. El bloque DMX2C es un demultiplexor analgico de dos canales cuyo modelo se encuentra, en forma de subcircuito, en la librera INSTRUM.LIB. La forma de usarlo es: x1 c in o1 o2 dmx2c Se dan los valores de todas las resistencias excepto el de ROUT. Calcule el valor de ROUT para obtener una tensin de salida mxima de 15 voltios. Alimente el operacional a 20V.
1K 2K 2K 1K 2K 1K 2K 2K

+V

REF

-5V

DMX2C X1 O1 IN C O2

DMX2C X2 O1 IN C O2

DMX2C X3 IN O1 C O2

DMX2C X4 O1 IN C O2

ROUT

UA741 D3 D2 D1 D0

OUT

Con el fin de facilitar la simulacin, se recomienda definir el DAC como un subcircuito. Las palabras cdigo de entrada al DAC las generaremos con un contador mdulo 16 (cont_4b). x_contador d3 d2 d1 d0 cont_4b params: periodo=2m En la figura se muestra el esquema propuesto. Establezca un periodo de 2mS en el contador. De esta forma, cada palabra cdigo estar presente en la entrada del DAC 2 ms. - Realice un anlisis transitorio con saltos de 100us y tiempo final 40ms. - Represente las entradas al DAC. - Represente la salida del DAC. Cul es el valor de 1 LSB? - Obtenga el tiempo de conversin mximo. Repare en el hecho de que el elemento que ms influencia tiene en la velocidad del convertidor es el operacional. Efectivamente, el slew-rate limita la velocidad del cambio de nivel de tensin en la salida. 2.- En un convertidor R2R real, entre otras circunstancias concurren las siguientes: - Los valores de las resistencias de la escalera no guardan una relacin exacta de dos a uno.
CONTADOR 4BITS QD QC QB QA

OUT DAC_R2R_IDEAL

Juan Enrique Garca Snchez, Abril de 2008

Instrumentacin Electrnica. Prctica n 6

- La tensin de referencia no es absolutamente estable. - Los canales de los multiplexores presentan una resistencia, en conduccin mayor que cero y en corte menor que infinito. Con el fin de estudiar la repercusin de estas consideraciones en la salida del DAC y compararlas con el caso ideal, se propone simular el siguiente esquema.
CONTADOR 4BITS QD QC QB QA

OUT DAC_R2R_IDEAL DAC_R2R_A

OUT DAC_R2R_B

OUT DAC_R2R_C

OUT

En el interior del bloque denominado DAC_R2R_A se pondr el circuito del DAC_R2R_ideal, en el que se han incrementado un 10% los valores de la mitad de las resistencias de la escalera y se han decrementado un 10% los valores de la otra mitad. Elija las resistencias de forma aleatoria. En el interior del bloque denominado DAC_R2R_B se pondr el circuito del DAC_R2R_ideal, en el que se ha sustituido la fuente de referencia por un generador de tensin senoidal con una tensin de offset de 5V, una amplitud de 0.1V y una frecuencia de 5KHz. Se pretende emular de esta manera la existencia de rizado en la fuente de referencia. En el interior del bloque denominado DAC_R2R_C se pondr el circuito del DAC_R2R_ideal, en el que se han sustituido los demultiplexores ideales (DMX2C) por otros con caractersticas reales, en cuanto a las resistencias del canal en ON y en OFF (DMXR2C). Realice un anlisis transitorio con los mismos parmetros que en el punto anterior y observe el efecto, sobre la salida, de las diferentes modificaciones. Represente, alternativamente, la salida ideal con cada una de las otras tres. Qu se ha alterado en cada caso? 3.- En la figura se muestra un DAC de ocho bits obtenido por asociacin de dos de cuatro. Recalcule el valor de ROUT para que la salida mxima siga estando en 15V. Para la simulacin del DAC anterior debe utilizar el esquema que se
RREF 15K D3 D2 D1 D0 1K 2K 2K 1K 2K 1K 2K 2K

DMX2C X5 O1 IN C O2

DMX2C X6 O1 IN C O2

DMX2C X7 IN O1 C O2

DMX2C X8 O1 IN C O2

1K 2K 2K

1K 2K

1K 2K

2K

+V

REF

-5V

DMX2C X1 O1 IN C O2

DMX2C X2 O1 IN C O2

DMX2C X3 IN O1 C O2

DMX2C X4 O1 IN C O2

ROUT

UA741 D7 D6 D5 D4

OUT

Juan Enrique Garca Snchez, Abril de 2008

Instrumentacin Electrnica. Prctica n 6

muestra en la figura siguiente. En el bloque DAC_R2R_8BITS debe poner el circuito que se muestra en la figura anterior. Las palabras cdigo de entrada al DAC las generaremos con un contador mdulo 256 (cont_8b). Establezca en el contador un periodo de 1mS.

CONTADOR 8BITS Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0

OUT DAC_R2R_8BITS

x_contador d7 d6 d5 d4 d3 d2 d1 d0 cont_8b params: periodo=1m Realice un anlisis transitorio con salto de 10us y tiempo final 300ms. Represente las entradas digitales y la salida analgica del DAC y compruebe que no hay error de ganancia, es decir, que calcul bien el valor de ROUT. 4.- Partiendo del DAC R2R de cuatro bits inicial, obtenga un DAC R2R bipolar aplicando el procedimiento de extraer una corriente de offset del nudo conectado a la entrada inversora del operacional de salida. Realice un anlisis transitorio del siguiente esquema utilizando los mismos valores para los parmetros que en el punto uno. Represente las entradas digitales y la salida analgica Cuntos escalones hay por debajo de cero y cuantos por encima? Para qu palabra cdigo de entrada vale cero la salida?
CONTADOR 4BITS QD QC QB QA

OUT DAC R2R BIPOLAR

5.- En este apartado simularemos una conversin doble A/D - D/A. Utilizaremos los convertidores ideales de ocho bits de la librera breakout. En la figura se muestra el esquema a simular. La llamada al subcircuito es:
X_ADC IN REF GND CNVRT STAT OVER DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 ADC8break X_DAC OUT REF GND DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 DAC8break
ADC8break IN Onda cuadrada VIN OVER REF + VREF 5V GND D0 D0 GND CNVRT STAT D3 D2 D1 D3 D2 REF D1 RL 1K D7 D6 D5 D4 DAC8break D7 D6 D5 D4 OUT

La seal de entrada debe ser una senoide con una tensin de offset de 2.5V, una amplitud de 2.5V y una frecuencia de 1KHz. Establezca en la onda cuadrada un periodo de 10us. x_clk cnvrt onda_cuadrada params: periodo=10u Realice un anlisis transitorio con escalones de 0.1us y tiempo final de 1ms. Observe el resultado de la simulacin mostrando las salidas digitales del ADC, la entrada de inicio de conversin, la entrada analgica y la salida del DAC.

Juan Enrique Garca Snchez, Abril de 2008

Instrumentacin Electrnica. Prctica n 6

Con esta seal de entrada, cul es la frecuencia de muestreo mnima que asegura la mxima resolucin posible con este convertidor? Simule la conversin a esta frecuencia y comprubelo. 6.- En este apartado simularemos el fenmeno del aliasing. Utilizaremos el mismo circuito del apartado anterior con una senoide de entrada de 1KHz. Si utilizamos un periodo de muestreo ligeramente superior al de la senoide (por ejemplo 1.02ms), la seal reconstruida a la salida del DAC tiene una frecuencia completamente distinta a la original. Cul ser la frecuencia de la seal reconstruida, para esta frecuencia de muestreo? Realice un anlisis transitorio con incrementos de 10us y el tiempo final necesario para que se vea un periodo completo de la seal reconstruida. Coincide la frecuencia de esta seal con la que ha estimado?

Juan Enrique Garca Snchez, Abril de 2008

Apellidos:

Nombre:

HOJA DE RESPUESTAS DE LA PRCTICA SEIS

Apellidos:

Nombre:

HOJA DE RESPUESTAS DE LA PRCTICA SEIS