7 ED0 F3 CFD 01

CONTROLE PREDITIVO DE CORRENTE APLICADO A UM CONTROLADOR DE
CARGA DE BATERIAS BASEADO EM CONVERSOR CC-CC BIDIRECIONAL

Universidade Federal de Juiz de Fora
Faculdade de Engenharia
Programa de Ps-Graduao em Engenharia Eltrica
Autor: Augusto de Caux Henriques Damasceno
Orientadores: Prof. Pedro Gomes Barbosa
Prof. Henrique Antnio Carvalho Braga
JUIZ DE FORA, MG - BRASIL
JUNHO 2008
AUGUSTO DE CAUX HENRIQUES DAMASCENO
DISSERTAODE MESTRADOSUBMETIDAAOCORPODOCENTE DOPROGRAMA
DE PS-GRADUAO EM ENGENHARIA ELTRICA DA FACULDADE DE ENGE-
NHARIA DA UNIVERSIDADE FEDERAL DE JUIZ DE FORA COMO PARTE DOS RE-
QUISITOS NECESSRIOS PARA A OBTENO DO GRAU DE MESTRE EM ENGE-
NHARIA ELTRICA.
Aprovada por:
Prof. Pedro Gomes Barbosa, D.Sc.
Prof. Henrique Antnio Carvalho Braga, Dr.Eng.
Prof. Francisco Jos Gomes, Dr.
Prof. Jose Andres Santisteban Larrea, D.Sc.
JUIZ DE FORA, MG - BRASIL
JUNHO 2008.
Deus e aos meus pais,
Vicente e Ana Ceclia.
iii
Agradecimentos
Deus, pela inteligncia, sade e fora de vontade;
Aos meus pais, Vicente e Ana Ceclia, pelo afeto, dedicao, compreenso e conselhos, aos
meus irmos Gustavo e Filipe, pela grande amizade, Ana Luisa pelo amor e carinho;
Ao Prof. Pedro Gomes Barbosa, pela dedicao, amizade e pela boa vontade de transmitir
seus conhecimentos;
Ao Prof. Henrique Antnio Carvalho Braga, pelo interesse em ajudar, pelo apoio tcnico e
compreenso;
Ao Prof. Carlos Augusto Duque, pelo apoio tcnico e pela ateno;
Aos amigos pelo companheirismo e compartilhamento de seus conhecimentos;
Aos desenvolvedores do ATP/EMTP, Dia, Gimp, L
A
T
E
X, Miktex e LEd que tornaram possvel
esta dissertao.
Universidade Federal de Viosa (UFV) por ter me acolhido durante cinco anos.
Universidade Federal de Juiz de Fora (UFJF) pelo suporte oferecido durante estes dois
anos.
Coordenao de Aperfeioamento de Pessoal de Nvel Superior (CAPES) por fornecer
suporte de acesso ao portal do IEEE.
E ao Conselho Nacional de Desenvolvimento Cientco e Tecnolgico (CNPq) pelo incen-
tivo nanceiro.
iv
A imaginao mais importante que o conhecimento.
A. Einstein.
v
Resumo da Dissertao apresentada ao Programa de Ps-Graduao em Engenharia Eltrica
da UFJF como parte dos requisitos necessrios para obteno do grau de Mestre em Enge-
nharia Eltrica (M.Eng.)
Augusto de Caux Henriques Damasceno
Junho 2008
Orientadores: Prof. Pedro Gomes Barbosa
rea de Concentrao: Instrumentao e Controle
Este trabalho investiga a utilizao do controle preditivo digital no modo corrente para
controlar um conversor CC-CC bidirecional conectado ao sistema de gerao fotovoltaico. O
conversor CC-CC, com controle digital no modo corrente, opera como um sistema de carga
de bateria de alta performance, possibilitando o prolongamento de sua vida til por utilizar
um controle de carga preciso, com constante monitoramento e rpida proteo. A modela-
gem digital do conversor e o controle so apresentados e discutidos. Resultados de simulao
so usados para validar os procedimentos do projeto do controle. O controle digital no modo
corrente foi implementado em um DSP TMS320F2812 da Texas Instruments.
vi
Abstract of the Dissertation presented to the Program of Electrical Engineering of UFJF as a
partial fulllment of the requirements for Master of Electrical Engineer Degree (M.Eng.)
PREDICTIVE CURRENT MODE CONTROLE APPLIED TO A BATTERY CHARGE
SYSTEM BASED ON BIDIRECTIONAL DC-DC CONVERTER
Augusto de Caux Henriques Damasceno
June 2008
Advisors: Prof. Pedro Gomes Barbosa
Concentration Area: Instrumentation and Control
This work investigates the utilization of a predictive digital current-mode controller for
a bidirectional DC-DC converter connected to a photovoltaic electric generation system.
The DC-DC converter, with the digital current control, operates as a high performance
battery charger system, enabling long battery life by providing precision charging control,
constant monitoring and fast protection. Digital modeling of the converter and the controller
are presented and discussed. Simulation results are used to validate the design controller
procedures. The digital currentmode control was implemented in the TMS320F2812 DSP
of Texas Instruments.
vii
Sumrio
1 Introduo 1
1.1 Identicao do problema . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
1.2 Motivao do estudo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2
1.3 Contribuies . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
1.4 Objetivos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 4
1.5 Organizao do texto . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
2 Sistema Fotovoltaico Baseado em Estrutura Descentralizada 6
2.1 Consideraes iniciais sobre a utilizao de baterias em sistemas PV . . . . 6
2.2 Baterias chumbo-cido . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
2.3 Processo de carga da bateria . . . . . . . . . . . . . . . . . . . . . . . . . 10
2.3.1 Estimao do estado de carga e vida til da bateria . . . . . . . . . 11
2.3.2 Algoritmo de carga/descarga . . . . . . . . . . . . . . . . . . . . . 12
2.4 Topologia do conversor bidirecional . . . . . . . . . . . . . . . . . . . . . 13
2.5 Ondulaes CA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
2.6 Modelagem de conversores estticos . . . . . . . . . . . . . . . . . . . . . 17
2.7 Concluses parciais . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
3 Controle de Conversores Estticos 19
3.1 Controle modo tenso . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 20
3.2 Controle modo corrente . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
3.2.1 Controle modo corrente de pico . . . . . . . . . . . . . . . . . . . 22
3.2.2 Controle modo corrente de pico com compensao em rampa . . . 22
3.2.3 Controle modo corrente mdia . . . . . . . . . . . . . . . . . . . . 23
3.3 Implementao do controlador digital . . . . . . . . . . . . . . . . . . . . 23
3.3.1 Processamento digital de sinais de tempo contnuo . . . . . . . . . 24
3.3.2 Amostragem sncrona . . . . . . . . . . . . . . . . . . . . . . . . 26
3.4 Malhas de controle para o conversor bidirecional . . . . . . . . . . . . . . 30
3.4.1 Malha interna - controle preditivo digital modo corrente . . . . . . 30
3.4.2 Malha externa - controle proporcional-integral . . . . . . . . . . . 33
3.5 Robustez e consideraes de projeto . . . . . . . . . . . . . . . . . . . . . 37
3.5.1 Variao da indutncia do conversor bidirecional . . . . . . . . . . 37
3.5.2 Resoluo dos ADCs e DPWMs . . . . . . . . . . . . . . . . . . . 38
viii
4 Simulaes Digitais 41
4.1 Amostragem sncrona e controle preditivo . . . . . . . . . . . . . . . . . . 41
4.1.1 Amostragem Timer Underow com defasagem de um ciclo . . . . . 42
4.1.2 Amostragem Timer Underow com defasagem de dois ciclos . . . . 44
4.1.3 Amostragem Timer Period Match com defasagem de dois ciclos . . 45
4.2 Robustez do controle preditivo . . . . . . . . . . . . . . . . . . . . . . . . 46
4.3 Controle da malha externa . . . . . . . . . . . . . . . . . . . . . . . . . . 48
4.4 Resoluo dos ADCs e DPWMs . . . . . . . . . . . . . . . . . . . . . . . 50
4.5 Conversor operando no modo bidirecional . . . . . . . . . . . . . . . . . . 51
5 Implementao Experimental 54
5.1 Circuitos de interface entre o conversor e o DSP . . . . . . . . . . . . . . . 55
5.1.1 Circuito de condicionamento de sinal . . . . . . . . . . . . . . . . 57
5.1.2 Circuito de condicionamento do sinal de disparo . . . . . . . . . . 58
5.2 Controle de corrente . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
5.3 Variao da tenso do barramento CC . . . . . . . . . . . . . . . . . . . . 61
5.4 Bateria interligada ao sistema PV . . . . . . . . . . . . . . . . . . . . . . . 62
6 Conversores Interleaved 67
6.1 Consideraes iniciais . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
6.2 Simulaes no programa ATP/EMTP . . . . . . . . . . . . . . . . . . . . . 69
7 Concluses 72
7.1 Concluses nais . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
7.2 Propostas de trabalhos futuros . . . . . . . . . . . . . . . . . . . . . . . . 73
A Produo Cientca 78
A.1 Publicaes em Anais de Congressos Nacionais . . . . . . . . . . . . . . . 78
B Tcnicas de Modelagem 79
B.1 Mdia de espao de estados . . . . . . . . . . . . . . . . . . . . . . . . . . 79
B.2 Modelo de circuito equivalente . . . . . . . . . . . . . . . . . . . . . . . . 81
C Programando em ATP e DSP 83
C.1 Algoritmo em MODELS/ATP . . . . . . . . . . . . . . . . . . . . . . . . 83
C.2 Registradores do DSP TMS320F2812 . . . . . . . . . . . . . . . . . . . . 85
C.3 Algoritmo em Linguagem C/DSP . . . . . . . . . . . . . . . . . . . . . . 86
ix
Lista de Figuras
2.1 Sistema PV em estrutura descentralizada. . . . . . . . . . . . . . . . . . . 7
2.2 Custos do sistema PV - fonte: IEA2002. . . . . . . . . . . . . . . . . . . . 8
2.3 Banco de baterias chumbo-cido com seis clulas em srie. . . . . . . . . . 9
2.4 Estgios de carga para a bateria chumbo-cido. . . . . . . . . . . . . . . . 12
2.5 Algoritmo de carga/descarga da bateria. . . . . . . . . . . . . . . . . . . . 13
2.6 Topologias de conversores CC-CC PWM no isolados: (a) buck e (b) boost. 14
2.7 Conversor bidirecional CC-CC PWM. . . . . . . . . . . . . . . . . . . . . 15
2.8 Forma de onda da corrente no indutor para o conversor bidirecional. . . . . 15
3.1 Diagrama de blocos de malha fechada. . . . . . . . . . . . . . . . . . . . . 19
3.2 Diagrama do controle modo tenso. . . . . . . . . . . . . . . . . . . . . . 20
3.3 Diagrama do CPM de pico. . . . . . . . . . . . . . . . . . . . . . . . . . . 22
3.4 Diagrama do CPM com compensao em rampa. . . . . . . . . . . . . . . 22
3.5 Diagrama do CPM mdia. . . . . . . . . . . . . . . . . . . . . . . . . . . 23
3.6 Diagrama de blocos do controle digital. . . . . . . . . . . . . . . . . . . . 24
3.7 Circuito esquemtico do S/H - TMS320F2812. . . . . . . . . . . . . . . . 24
3.8 Sinais no S/H. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
3.9 Representao espectral de um sinal amostrado. . . . . . . . . . . . . . . . 26
3.10 Hardware DPWM e interrupes. . . . . . . . . . . . . . . . . . . . . . . . 27
3.11 DPWM - modulao trailing edge. . . . . . . . . . . . . . . . . . . . . . . 27
3.12 DPWM - modulao leading edge. . . . . . . . . . . . . . . . . . . . . . . 28
3.13 DPWM - modulao trailing triangle. . . . . . . . . . . . . . . . . . . . . 28
3.14 DPWM - modulao leading triangle. . . . . . . . . . . . . . . . . . . . . 28
3.15 Malhas de controle para o conversor bidirecional. . . . . . . . . . . . . . . 30
3.16 Forma de onda da corrente no indutor com controle preditivo. . . . . . . . . 31
3.17 Modelagem da malha interna como fonte de corrente. . . . . . . . . . . . . 32
3.18 Diagrama de blocos do PI. . . . . . . . . . . . . . . . . . . . . . . . . . . 33
3.19 Lugar das razes para o projeto do controle. . . . . . . . . . . . . . . . . . 36
4.1 Diagrama esquemtico do conversor bidirecional no ATPDraw. . . . . . . . 42
4.2 Amostragem realizada na subida e controle preditivo de um ciclo. . . . . . 43
4.3 Amostragem realizada na subida e controle preditivo de dois ciclos. . . . . 44
4.4 Amostragem realizada na descida e controle preditivo de dois ciclos. . . . . 45
4.5 Indutncia da planta alterada para 100 H. . . . . . . . . . . . . . . . . . . 46
4.6 Comparao das razes cclicas para desvios no parmetro L. . . . . . . . . 46
4.7 Indutncia da planta alterada para 250 H. . . . . . . . . . . . . . . . . . . 47
4.8 Comparao das razes cclicas para desvios no parmetro L. . . . . . . . . 47
4.9 Lugar das razes para f
a
= 2500 Hz. . . . . . . . . . . . . . . . . . . . . . 48
4.10 Controle de tenso: malha externa a 2500 Hz. . . . . . . . . . . . . . . . . 48
x
4.11 Lugar das razes para f
a
= 1250 Hz. . . . . . . . . . . . . . . . . . . . . . 49
4.12 Controle de tenso: malha externa a 1250 Hz. . . . . . . . . . . . . . . . . 49
4.13 Corrente no indutor para ADC de 12 bits e DPWM de 10 bits. . . . . . . . 50
4.14 Corrente no indutor para ADC de 8 bits e DPWM de 7 bits. . . . . . . . . 50
4.15 Esquemtico do conversor operando como bidirecional no ATPDraw. . . . . 51
4.16 Inverso da corrente no indutor com controle preditivo de um ciclo. . . . . 52
4.17 Inverso da corrente no indutor com controle preditivo de dois ciclos. . . . 52
5.1 Diagrama esquemtico do circuito de interface. . . . . . . . . . . . . . . . 55
5.2 Prottipo de 3 kW do conversor bidirecional. . . . . . . . . . . . . . . . . 56
5.3 DSP, placa de condicionamento de sinal e placa de sinal de disparo. . . . . 56
5.4 Circuito de condicionamento de sinal. . . . . . . . . . . . . . . . . . . . . 57
5.5 Circuito do sinal de disparo. . . . . . . . . . . . . . . . . . . . . . . . . . 58
5.6 Sinal de disparo do dispositivo S
2
e corrente no indutor. . . . . . . . . . . . 59
5.7 Circuito esquemtico da aquisio de v
GE2
e i
L
. . . . . . . . . . . . . . . . 59
5.8 Variao na corrente de referncia de 3 A para 5 A e vice-versa. . . . . . . 60
5.9 Variao da carga: corrente constante. . . . . . . . . . . . . . . . . . . . . 60
BB
e i
L
. . . . . . . . . . . . . . . . 61
5.11 Variao em degrau da tenso no barramento CC. . . . . . . . . . . . . . . 61
CC
e i
L
. . . . . . . . . . . . . . . . 62
5.13 Variao senoidal em 120Hz da tenso do barramento CC. . . . . . . . . . 62
5.14 Tenso no barramento CC e corrente no indutor. . . . . . . . . . . . . . . . 63
BB
e i
L
. . . . . . . . . . . . . . . . 63
5.16 Tenso na bateria e corrente no indutor quando em estgio de descarga. . . 64
5.17 Tenso na bateria e corrente no indutor quando em estgio de carga. . . . . 64
5.18 Tenso na bateria e corrente no indutor. . . . . . . . . . . . . . . . . . . . 65
5.19 Tenso na bateria e corrente no indutor. . . . . . . . . . . . . . . . . . . . 65
6.1 Estrutura interleaved do conversor bidirecional. . . . . . . . . . . . . . . . 68
6.2 Forma de onda das correntes com dois conversores interleaved. . . . . . . . 68
6.3 Esquemtico da simulao do conversor interleaved no ATPDraw. . . . . . 69
6.4 Correntes em interleaved para trs conversores. . . . . . . . . . . . . . . . 70
6.5 Comparao entre o conversor simples e o interleaved. . . . . . . . . . . . 70
6.6 DFT da corrente para conversores interleaved. . . . . . . . . . . . . . . . . 71
B.1 Circuito equivalente para conversores estticos. . . . . . . . . . . . . . . . 81
xi
Lista de Tabelas
1.1 Projeo dos custos para sistemas de armazenamento de energia. . . . . . . 2
2.1 Parametros da bateria chumbo-cido - EnerSystem. . . . . . . . . . . . . . 9
3.1 Correlao entre diferentes mtodos de modulao e CPM. . . . . . . . . . 29
4.1 Parmetros das simulaes no ATP/EMTP. . . . . . . . . . . . . . . . . . . 42
5.1 Parmetros referentes ao circuito de condicionamento de sinal. . . . . . . . 57
B.1 Parmetros do circuito equivalente para alguns conversores. . . . . . . . . . 82
B.2 Parmetros da funo de transferncia de pequenos sinais. . . . . . . . . . 82
xii
Lista de Abreviaturas e Siglas
A/D Analgico/Digital
ADC Conversor A/D
Ah Ampre-hora
ATP programa de transitrios eletromagnticos alternativo (do ingls, Alternative
Transients Program)
C Capacidade
CAES armazenamento de energia em ar comprimido (do ingls, Compressed Air Energy
Storage)
CCM modo de conduo contnua (do ingls, Continuous Conduction Mode)
CI Circuito Integrado
CPM controle modo corrente (do ingls, Current Programmed Mode)
D/A Digital/Analgico
DAC Conversor D/A
DCM modo de conduo descontnua (do ingls, Discontinuous Conduction Mode)
DPWM modulao por largura de pulso digital (do ingls, Digital Pulse Width Modulation)
DSP processador digital de sinal (do ingls, Digital Signal Processor)
EM administrador de eventos (do ingls, Event Manager)
EMI interferncia eletromagntica (do ingls, Electromagnetic Interference)
ESR resistncia srie equivalente (do ingls, Equivalent Series Resistance)
EMTP programa de transitrios eletromagnticos (do ingls, Electromagnetic Transients
Program)
EV veculos eltricos (do ingls, Electric Vehicle)
IGBT transistor bipolar com gate isolado (do ingls, Insulated Gate Bipolar Transistors)
MPPT seguidor de mxima potncia (do ingls, Maximum Power Point Tracking)
xiii
PCB placa de circuito impresso (do ingls, Printed Circuit Board)
PWM modulao por largura de pulso (do ingls, Pulse Width Modulation)
PFC correo de fator de potncia (do ingls, Power Factor Correction)
PI compensador proporcional-integral
PIE interrupes perifricas (do ingls, Peripheral Interrupt Expansion)
PV clulas fotovoltaicas (do ingls, Photovoltaic cells)
SGD Sistemas de Gerao Dispersa
SLI partida, iluminao e ignio (do ingls, Starting, Lighting and Ignition)
SMD componentes de montagem supercial (do ingls, Supercial Monting Device)
SMES sistemas de armazenamento de energia em bobinas supercondutoras (do ingls,
Superconducting Magnetic Energy Storage Systems)
S/H amostrador/retentor (do ingls, Sample/Hold)
SoC estado de carga (do ingls, State of Charge)
TACS pacote de anlise transitria de sistemas de controle (do ingls, Transient Analysis
of Control Systems)
UPS fonte de alimentao ininterrupta (do ingls, Uninterruptible Power Supply)
xiv
Captulo 1
Introduo
Nas ltimas dcadas, engenheiros e cientistas tm investigado a utilizao de siste-
mas de gerao baseados em clulas fotovoltaicas (do ingls, Photovoltaic cells) (PV) como
alternativa para atender demanda de energia eltrica de centros comerciais e industriais ou
reas residenciais [1]. O interesse na utilizao desses mdulos PV tem sido motivado por
fatores como: (i) a reduo dos custos dos painis PV, (ii) baixas perdas por transmisso,
j que o sistema de gerao PV pode ser instalado prximo ao centro de carga, (iii) baixa
manuteno, devido a robustez dos painis PV e ausncia de partes mecnicas e (iv) o fato
dos painis PV gerarem uma energia limpa [2] e [3].
1.1 Identicao do problema
Apesar das vantagens citadas anteriormente, os sistemas PV no so capazes de ga-
rantir um fornecimento contnuo
1
de energia eltrica para uma carga j que as clulas PV
no conseguem gerar energia eltrica durante a noite ou longos perodos nublados. Dessa
maneira, quando se deseja garantir um fornecimento contnuo de energia eltrica para uma
carga deve-se prever a instalao de um sistema de armazenamento de energia em paralelo
com o sistema PV. Uma segunda considerao que deve ser feita aqui que a irradiao
solar que atinge os painis solares PV num determinado perodo pode no ser suciente para
gerar a quantidade de energia eltrica que uma carga ou sistema eltrico demanda do sistema
de gerao. Neste caso o sistema de armazenamento forneceria a quantidade de energia que
falta. No obstante, no se pode esquecer a situao em que a energia eltrica gerada nos
painis PV maior que aquela consumida pela carga ou sistema eltrico. Neste caso, o
excedente da energia eltrica gerada pelos painis solares poderia ser armazenada para uso
posterior.
1
O termo contnuo est grafado entre aspas no texto pois o fornecimento de energia eltrica para uma carga
ir depender da capacidade do elemento armazenador durante os perodos em que os painis PV no recebem
irradiao solar.
1
Pelo exposto, tem-se que os elementos acumuladores ou armazenadores de energia
so fundamentais para garantir um funcionamento autnomo dos sistemas de gerao de
energia eltrica baseados em clulas PV.
A Tabela 1.1 apresenta uma comparao das capacidades e dos custos, por kW e
por kWh, de armazenadores de energia de diferentes tecnologias [4]. Dentre aqueles base-
ados em tecnologias j amadurecidas encontram-se desde o armazenamento de energia por
bombeamento de gua e o armazenamento de energia em ar comprimido (do ingls, Com-
pressed Air Energy Storage) (CAES), para o armazenamento de energia em larga escala, at
o armazenamento de energia em volantes de inrcia (do ingls, ywheels) e os acumuladores
eletroqumicos. J entre os elementos armazenadores baseados em tecnologias emergentes
pode-se citar os supercapacitores, que so normalmente indicados para sistemas relativa-
mente pequenos, e os sistemas de armazenamento de energia em bobinas supercondutoras
(do ingls, Superconducting Magnetic Energy Storage Systems) (SMES).
Tabela 1.1: Projeo dos custos para sistemas de armazenamento de energia.
Sistemas Faixas de potncia (MW) US$/kW US$/kWh
Acumuladores eletroqumicos 0,5100 100200 150-300
Supercapacitor 110 300 3600
Volante de inrcia 110 200500 100800
SMES 101000 3001000 3003000
CAES 501000 5001000 1015
Bombeamento de gua 1001000 6001000 1015
A anlise da Tabela 1.1 permite observar que os acumuladores eletroqumicos esto
entre os dispositivos de armazenamento mais baratos disponveis atualmente no mercado.
Alm de serem uma tecnologia bastante dominada tem-se a vantagem de poder associar
vrios elementos em srie e paralelo para alimentar sistemas eltricos desde alguns W at
centenas de kW de capacidade. de se observar que tecnologias como o bombeamento de
gua e o CAES apresentam um baixo custo por kWh e um alto custo por kW o qual limita
a sua utilizao em sistemas PV.
1.2 Motivao do estudo
As baterias ou acumuladores eletroqumicos so dispositivos que convertem energia
qumica em energia eltrica a partir de uma reao de oxidao-reduo. Em muitos mode-
los, essas reaes eletroqumicas so reversveis, ou seja, pode-se entregar energia eltrica
nos terminais da bateria, a partir de um circuito externo, e convert-la em energia qumica
em seus elementos ativos, o que caracteriza o processo de recarga.
Diferentemente de outros tipos de reaes no eletroqumicas, como oxidao ou
combusto, onde os eltrons so transferidos diretamente ou s se produz calor, respectiva-
mente, os acumuladores eletroqumicos convertem a energia qumica diretamente em energia
2
eltrica e vice-versa. Portanto no esto sujeitas s limitaes comuns s mquinas trmicas
devido a segunda lei da termodinmica (Ciclo de Carnot). Logo as baterias so capazes de
ter uma maior ecincia na converso de grandes quantidades de energia.
Normalmente as baterias utilizadas em aplicaes PV devem ter caractersticas di-
ferentes quando comparadas com as baterias utilizadas em outras aplicaes como fonte de
alimentao ininterrupta (do ingls, Uninterruptible Power Supply) (UPS), ou veculos el-
tricos (do ingls, Electric Vehicle) (EV), pois no possvel obter o mesmo ciclo de carga
e descarga, ou seja, em cada uma das situaes as exigncias para as cargas e descarga so
distintas necessitando-se de tipos diferentes de baterias. Nas aplicaes PV, a reduo da
vida til das baterias contribui signicativamente para o aumento dos custos do sistema de
gerao que em muitos casos chega a 40 % do custo total. Assim, um aumento no tempo
de vida das baterias alm de melhorar a conabilidade do sistema resulta numa signicativa
reduo dos custos operacionais do sistema [5].
O tipo de acumulador eletroqumico mais empregado atualmente nos sistemas de ge-
rao PV so as baterias chumbo-cido. Estas baterias tm sido as mais utilizadas por apre-
sentarem uma grande capacidade de armazenamento de energia combinado com um custo
inicial mais baixo. Por outro lado a vida til dessas baterias pode ser estendida evitando-se
condies de operaes crticas como longos perodos de sobrecarga ou descargas profun-
das [5].
As baterias chumbo-cido apresentam vantagens como (i) tcnicas de fabricao sim-
ples e de baixo custo, (ii) o fato de utilizar um tecnologia consolidada, convel e bem com-
preendida, (iii) quando usadas corretamente, so durveis e tm uma boa conabilidade, (iv)
a auto-descarga est entre as mais baixas dos sistemas de baterias recarregveis e (v) so
capazes de altas taxas de descarga. J suas principais limitaes so: (i) baixa densidade de
energia, pobre relao peso/energia, o que as limita para uso em aplicaes embarcadas, (ii)
nmero limitado de ciclos de descarga profundas, sendo compatvel com aplicaes auxili-
ares que requerem esses tipos de descargas ocasionalmente, (iii) contm eletrlito cido e
elementos que usam o chumbo como metal ativo, o que a torna agressiva ao meio ambiente,
(iv) h restries quanto ao transporte de uidos chumbo-cido, preocupaes ambientais re-
lativas ao derramamento e ao descontrole trmico ocorrido com o carregamento imprprio.
A vida til das baterias chumbo-cido determinada principalmente pelo modo de
carga e de descarga a que so submetidas. Um melhor desempenho deste processo pode ser
alcanado utilizando-se o mtodo de carga por mltiplos estgios proposto pelos fabrican-
tes [6]. Uma maneira de realizar o processo de carga das baterias pelo mtodo de mltiplos
estgios compreende a utilizao de um conversor CC-CC que possa ser controlado no modo
de corrente e no modo de tenso. Alm disso esse conversor CC-CC deve possuir uma ca-
racterstica bidirecional para permitir tanto a carga quanto a descarga das baterias. Logo, h
a necessidade da elaborao do controle para tal processo pois dependendo da demanda da
carga, da insolao e da condio de carga da bateria ser mais conveniente carreg-la ou
descarreg-la.
Controles analgicos para prover a carga e descarga de baterias so amplamente co-
3
nhecidos [7], mas com os recentes avanos nas tecnologias de microprocessador e proces-
sador digital de sinal (do ingls, Digital Signal Processor) (DSP), incluindo o aumento da
capacidade de processamento e diminuio dos custos, a utilizao do controle digital vem
se tornando cada vez mais vivel. Em geral, aceitvel que o controlador digital oferea
mais funcionalidades se comparado aos controladores analgicos.
1.3 Contribuies
As contribuies deste trabalho so:
i. Emprego do controle digital aplicado ao processo de carga de baterias;
ii. Desenvolvimento de algoritmos em MODELS para simulao de controles digitais em
programa de transitrios eletromagnticos alternativo (do ingls, Alternative Transi-
ents Program) (ATP)/programa de transitrios eletromagnticos (do ingls, Electro-
magnetic Transients Program) (EMTP);
iii. Desenvolvimento de algoritmos em linguagem C para o controle digital, utilizando-se
o DSP TMS320F2812.
iv. Desenvolvimento de um prottipo para utilizao na usina PV presente no campus da
Universidade Federal de Juiz de Fora.
1.4 Objetivos
Este trabalho busca atingir os seguintes ns:
i. Modelar e simular o conversor bidirecional CC-CC como controlador de carga da ba-
teria em ATP/EMTP;
ii. Investigar a utilizao do controle digital preditivo modo corrente para controlar o
processo de carga/descarga do banco de baterias;
iii. Implementar o controle digital preditivo no DSP TMS320F2812;
iv. Desenvolver um prottipo do conversor bidirecional CC-CC de 3 kW para ser usado
em um sistema de gerao PV;
v. Interligar o prottipo ao sistema PV.
vi. Propor a utilizao de conversores interleaved bidirecionais CC-CC com modulao
por largura de pulso (do ingls, Pulse Width Modulation) (PWM), a m de minimizar
as ondulaes de tenso e corrente na bateria;
4
1.5 Organizao do texto
O texto desta dissertao est organizado em sete captulos, incluindo os captulos de
Introduo e de Concluses Finais alm de trs apndices.
O Captulo 2 descreve o sistema de gerao de energia PV no qual inserido o banco
de baterias. A bateria chumbo-cido, o processo de carga, a topologia do conversor bidireci-
onal e temas relacionados so apresentados.
O Captulo 3 apresenta alguns detalhes sobre o controle de conversores estticos,
mostrando suas peculiaridades tanto para o controle analgico quanto para o digital. So
discutidos alguns fatores importantes na aplicao de controladores digitais aos conversores
estticos como por exemplo a amostragem sncrona, resoluo do Conversor A/D (ADC) e
erros de quantizao.
No Captulo 4 so mostrados os resultados alcanados com a modelagem digital do
conversor CC-CC bidirecional PWM no programa ATP/EMTP. A simulao parte de uma
metodologia adotada para a implementao do sistema que possibilita encontrar erros e testar
as tcnicas de amostragens e de controle.
O Captulo 5 mostra detalhes da construo de um prottipo de 3 kW de um conver-
sor CC-CC bidirecional PWM usado como controlador de carga de um banco de baterias.
So apresentados os resultados alcanados em testes realizados com carga resistiva e com a
interligao da bateria ao sistema PV.
No Captulo 6 investigada uma topologia interleaved de conversor CC-CC bidireci-
onal PWM com um controlador preditivo digital de corrente. Resultados de simulaes so
usados para demonstrar a viabilidade e o desempenho dinmico da topologia estudada.
No Captulo 7 so apresentadas as concluses gerais deste trabalho e algumas suges-
tes para trabalhos futuros que podem resultar na continuidade desta pesquisa.
No Apndice A so listados os artigos derivados deste programa de mestrado.
O Apndice B apresenta de forma sucinta a tcnica de modelagem matemtica base-
ada na mdia de espao de estados que fundamental para o entendimento da modelagem
de conversores estticos.
Finalmente, no Apndice C so apresentados os algoritmos implementados no ambi-
ente MODELS ATP/EMTP e linguagem C, usado para programar o DSP TMS320F2812 da
Texas Instruments. Alm dos algoritmos desenvolvidos, apresentada uma breve descrio
dos registradores do processador utilizado.
5
Captulo 2
Sistema Fotovoltaico Baseado em
Estrutura Descentralizada
De uma maneira genrica os sistemas de gerao PV podem ser classicados, de
acordo com o esquema de conexo e funes dos conversores estticos, em (i) topologia
centralizada e (ii) topologia descentralizada. Alm disso, esses sistemas podem tambm ser
classicados de acordo como tipo de conexo rede eltrica, como sistemas (a) no-isolados
ou conectados e (b) isolados ou no-conectados rede bsica de distribuio de energia.
Ainda sobre a conexo dos sistemas PV rede CA, estes tambm podem ser conectados
diretamente ou atravs de transformadores. Apesar de maior rea necessria para a instalao
do sistema PV, os transformadores de conexo fornecem uma proteo adicional para os
painis PV e conversores, que cam isolados galvanicamente da rede CA.
A Figura 2.1 mostra o diagrama esquemtico genrico de um sistema de energia re-
novvel PV descentralizado. Nessa gura pode-se observar as diversas partes que compem
o sistema PV: (i) painis fotovoltaicos, (ii) baterias, (iii) conversores CC-CC e (iv) converso-
res CC-CA. Na estrutura descentralizada cada conversor tem uma funo distinta e possvel
fornecer energia eltrica para cargas CA ou at mesmo cargas CC.
2.1 Consideraes iniciais sobre a utilizao de baterias em
sistemas PV
As aplicaes de sistemas de gerao PV conectados rede eltrica ou Sistemas de
Gerao Dispersa (SGD), baseado em clulas fotovoltaicas, tm crescido nos ltimos anos
nos pases industrializados [8]. A norma IEEE Std-929-2000 apresenta diversas recomenda-
es para interconexo de sistemas fotovoltaicos rede eltrica [9]. Essas recomendaes
tratam desde assuntos importantes tais como o fenmeno chamado ilhamento, onde parte da
rede de distribuio ca energizada pelo SGD quando o sistema CA est fora de servio, at
6
C A
C C
C C
C C
C C
C C
Banc o de Bat er i as
I nv er s or
Co n v e r s o r
Bi di r eci onal
Co n v e r s o r
Bo o s t
P V
Ba r r a me n t o CC Re d e CA o u Ca r g a
Figura 2.1: Sistema PV em estrutura descentralizada conectado ou no a rede eltrica bsica.
nveis tolerveis de harmnicos gerados pelos conversores. Na maioria das aplicaes desse
tipo no so usadas baterias para armazenar parte da energia convertida nas clulas fotovol-
taicas. Ou seja, toda a energia eltrica convertida nos painis PV injetada diretamente na
rede CA.
J os sistemas PV isolados ou no-conectados tm como caracterstica bsica o for-
necimento de energia a cargas ou sistemas isolados. Esses sistemas so economicamente
viveis quando a distncia entre uma rede existente e a carga a ser alimentada muito longa.
Como toda a energia consumida pela carga deve ser fornecida pelo sistema de gerao PV,
devem ser utilizadas baterias chumbo-cido para garantir desde algumas horas at alguns
dias de fornecimento contnuo de energia eltrica. Estima-se que aproximadamente 80% de
todas as aplicaes de mdulos PV so de sistemas no conectados rede CA. Existem tam-
bm os sistemas hbridos onde o sistema de gerao PV conectado em paralelo com outras
fontes de energia como por exemplo diesel-geradores ou geradores elicos.
Atualmente, os dispositivos de armazenamento usados nos sistemas PV possuem um
custo relativo inicial de cerca de 13 % do custo total da instalao do sistema, como ilus-
trado na Figura 2.2. Contudo os custos operativos desses dispositivos podem chegar a 46 %
do custo total quando so considerados os custos de manuteno. Portanto deve-se dar pri-
oridade no desenvolvimento de controladores de carga ecazes e conveis para reduzir os
custos do sistema como um todo, que sejam capazes de aumentar a vida til das baterias [10].
As baterias podem ser conectadas diretamente ao barramento CC ou atravs de um
conversor CC-CC bidirecional como observado na Figura 2.1. Esses conversores represen-
tam somente 5 % do custo total do sistema e extremamente importante que estes sejam
melhorados. Essa armao baseada no fato de que um aumento em 10 % no custo dos
controladores de carga pode levar a uma reduo de 50 % no custo do armazenamento, do-
brando a vida til das baterias. Assim o gerenciamento das baterias um dos pontos mais
ecientes para diminuir os custos dos sistemas de gerao PV como um todo [10].
7
5 %
1 6 %
4 6 %
3 3 %
5 %
1 7 %
1 3 %
6 5 %
Cont r ol ador es ;
Out r os ;
Bat er i as;
M d u l o s .
Cu s t o s
i ni ci ai s
Cu s t o s d e
ma n u t e n o
L e g e n d a :
Figura 2.2: Custos do sistema PV - fonte: IEA2002.
No que diz respeito a possveis conguraes dos sistemas PV, a topologia centrali-
zada, at agora, tem sido a mais amplamente utilizada. O emprego de um nico conversor
para efetuar o seguidor de mxima potncia (do ingls, Maximum Power Point Tracking)
(MPPT) leva a uma subutilizao da capacidade de gerao dos painis PV em situaes nas
quais parte dos painis, danicados e/ou envelhecidos, contribuem para um decrscimo da
ecincia e aumento dos custos da energia gerada pelo sistema [11].
A comercializao de sistemas PV no conectados rede tradicionalmente baseada
em estruturas centralizadas. Nestes casos, quando um ou mais painis PV so danicados,
o sistema no pode entregar a mxima energia gerada. Adicionalmente, estes sistemas tm
sistemas de armazenamento de energia de pior qualidade, devido ao fato do banco de baterias
ser conectado diretamente ao barramento CC.
A estrutura do sistema PV descentralizado, como apresentado neste trabalho, possi-
bilita a interligao de vrios painis PV a partir de vrios conversores que buscam o melhor
ponto de operao do sistema. Outra vantagem da estrutura descentralizada a possibilidade
de realizar manuteno em partes do sistema de gerao, aumentando a conabilidade da
instalao. Os sistemas descentralizados podem ter um ganho de aproximadamente 16 % na
entrega de energia ao barramento quando comparado aos sistemas centralizados [11].
No sistema descentralizado, o banco de baterias alocado fora do uxo principal de
energia, sendo interligado por um conversor com controle bidirecional do uxo de energia.
Esta topologia evita cargas e descargas desnecessrias do banco de baterias, possibilitando
um prolongamento dos ciclos de vida do sistema de armazenamento [12], [13].
2.2 Baterias chumbo-cido
Pelo exposto nas sees anteriores, interliga-se um banco de baterias a um sistema
de gerao PV com o propsito de garantir um fornecimento ininterrupto de energia eltrica.
A Figura 2.3 mostra uma fotograa de um banco de baterias formado por seis clulas ou
8
elementos. Nas baterias chumbo-cido, cada clula tem uma tenso nominal de aproxima-
damente 2 V . A bateria exibida fabricada pela EnerSystem [14] e seus parmetros so
mostrados na Tabela 2.1.
Figura 2.3: Banco de baterias chumbo-cido com seis clulas em srie.
A bateria um dispositivo eletroqumico que converte diretamente a energia arma-
zenada na forma qumica em eletricidade ou vice-versa. A equao que modela a reao
eletroqumica que ocorre nos elementos de uma bateria chumbo-cido apresentada a se-
guir:
Pb + 2H
2
SO
4
+PbO
2
2PbSO
4
+ 2H
2
O (2.1)
Alguns parmetros das baterias so essenciais para o projeto dos controladores de
carga. Os diversos tipos de baterias chumbo-cido podem ser agrupados em: (i) baterias
para partida, iluminao e ignio (do ingls, Starting, Lighting and Ignition) (SLI), (ii)
baterias para trao e (iii) baterias estacionrias [15].
Tabela 2.1: Parametros da bateria chumbo-cido - EnerSystem.
Parmetro Valor
Capacidade nominal 500 Ah/24h
Tenso de sobrecarga 2,65 V
Auto-descarga 2 %/m es (25
o
C)
12 %/m es (55
o
C)
Corrente de descarga
mxima
150 A
Densidade do eletrlito 1300 gr/dm
3
As baterias SLI so um tipo de bateria chumbo-cido projetada principalmente para
ciclos rasos, as quais so freqentemente utilizadas para partida de veculos. Um grande
9
nmero de eletrodos por clula permite bateria fornecer altas correntes de descarga durante
um curto perodo. Embora no sejam projetadas para uma longa vida sob ciclos profundos,
as baterias SLI, s vezes, so usadas em sistemas de PV, principalmente nos pases em
desenvolvimento, onde so os nicos tipos de baterias fabricadas.
Baterias para trao so um tipo de bateria chumbo-cido projetada para ciclos de
carga e descarga profundos. Elas so tipicamente usadas em veculos eltricos e equipamen-
tos como carros de golf e empilhadeiras. Baterias para trao so muito populares para uso
em sistemas PV devido capacidade dos ciclos e sua longa vida til.
Por m, as baterias estacionrias so geralmente utilizadas em UPS para prover ener-
gia em caso de faltas em computadores, equipamentos telefnicos e outras cargas ou dispo-
sitivos crticos. Geralmente elas so projetadas para descarga profundas e ocasionais e ciclos
limitados.
2.3 Processo de carga da bateria
As especicaes de carga e os pontos de operao do controle, que dependem da
bateria e do ambiente, so pontos decientes no que trata de operao de sistemas PV. Um
bomentendimento de como baterias operamemsistemas PV essencial para o sucesso deste.
A principal funo do controlador de carga em sistemas PV proteger a bateria con-
tra sobrecargas e sobredescargas. Qualquer sistema que tenha demandas imprevisveis, inter-
veno do usurio, otimizao ou subdimensionamento das baterias para minimizar custos
iniciais ou outras caractersticas que permitam uma excessiva sobrecarga ou sobredescarga
da bateria necessitam de um controlador de carga ou desconexo por baixa tenso, ou o
resultado ser uma diminuio da vida da bateria e decrescimento da carga disponvel [16].
O emprego do conversor bidirecional para a carga do banco de bateria torna possvel
a utilizao de um nvel de tenso nos terminais da bateria diferente do nvel de tenso do
barramento CC. Assim evita a ligao de muitas clulas em srie e conseqentemente di-
minui o desbalanceamento entre as mesmas. Para a escolha do nvel de tenso do banco
preciso tambm levar em considerao a ecincia do conversor bidirecional, pois a ecin-
cia dependente dos nveis de tenso aos quais o conversor est submetido.
O processo de carga da bateria requer do controlador uma estratgia elaborada de
controle, que carregue a bateria o mais rpido possvel, pois os sistemas PV possuem limita-
es quanto a disponibilidade da energia para realizar tal processo.
O processo indicado pelos fabricantes consiste da utilizao de um algoritmo de qua-
tro estgios [6] que integra as vantagens do mtodo de carga em corrente constante e em
tenso constante, sendo este mtodo tambm conhecido como IU. Sua utilizao maximiza
o processo de carga e aumenta a vida til das baterias.
10
2.3.1 Estimao do estado de carga e vida til da bateria
A Capacidade (C) de uma bateria indica a quantidade total de carga disponvel e
normalmente expressa em Ampre-hora (Ah). A corrente de carga ou descarga da bateria
comercialmente especicada em termos da taxa C (ou C rate, do ingls). A capacidade da
bateria indicada na folha de dados, normalmente, corresponde medio da capacidade para
uma taxa de descarga de C/10, pois a capacidade varia de forma inversa taxa de descarga,
ou seja, elevadas correntes de descarga resultam em menor capacidade.
A determinao do estado de carga (do ingls, State of Charge) (SoC) de uma bate-
ria em funcionamento um processo complexo. Dentre os vrios mtodos propostos para
estimar o SoC tem-se o balano de Ah [5] cuja relao dada por:
SoC[n + 1] = SoC[n] +
(I
BB
[n] I
gas
)T
SoC
C
10
(2.2)
onde: SoC[n + 1] o estado de carga no instante n + 1;
SoC[n] o estado de carga no instante n;
I
BB
[n] a corrente da bateria no instante n;
I
gas
o fator de perdas.
T
SoC
o intervalo entre amostras;
C
10
a capacidade nominal para uma taxa de descarga de 10h;
A relao (2.2) permite estimar o SoC levando em considerao as perdas das mes-
mas. Contudo ele apresenta uma estimao incorreta quando submetido a longos perodos
de carga e descarga incompletos.
H algum tempo, busca-se o desenvolvimento de mtodos de avaliao da vida til
da bateria quando estas esto em operao no sistema PV, que pode ser vantajosa por redu-
zir custos de manuteno. Uma das tcnicas estudas baseada na estimao da resistncia
interna da bateria. As tcnicas utilizadas para medio de impedncia de baterias no so
padronizadas, e em muitos casos, so tcnicas proprietrias. Porm, basicamente, as me-
dies consistem em quanticar o valor da resistncia interna. Para realizar tal medio
injetada uma corrente alternada na bateria e mede-se a componente alternada da tenso. Com
essas medies o mdulo da impedncia interna da bateria calculada e pode-se estimar o
SoC [17].
As caractersticas de impedncia para uma ampla faixa de freqncia so estudadas
em [18]. Geralmente observado um comportamento similar e todas as baterias exibem
predominantemente um comportamento resistivo entre 10 Hz e 1 KHz. Pode-se ento
mostrar que a impedncia interna diretamente afetada pelo SoC da bateria. E na regio
resistiva no exibe qualquer variao signicante dependente da temperatura, para uma faixa
de 25
o
C a 75
o
C.
11
2.3.2 Algoritmo de carga/descarga
Numa bateria chumbo-cido, quando no se conhece previamente o SoC da bateria
ou se este esta abaixo de 20% recomendvel comear o processo de carga com uma carga
leve conforme indicado na Figura 2.4. A carga leve um estgio de carga da bateria com
corrente constante. Neste modo, uma baixa corrente, tipicamente C/100 ou menor, aplicada
a bateria at que a tenso da bateria atinja o valor da tenso de corte, V
CUTOFF
. Este nvel de
tenso corresponde, aproximadamente, a capacidade zero. Esta corrente imposta na bateria
para assegurar uma operao contnua sem danos s clulas da bateria.
t
( V) ( A)
Tens o da Bat er i a
Ca r g a
L e v e
Ca r g a
I nt ens a
So b r e -
c a r g a
Ca r g a d e
Fl ut ua o
I
B U L K
I
T RI CK L E
C U T O F F
V
O C
V
V
F L OA T
I
O C T
Cor r ent e da Bat er i a
Figura 2.4: Estgios de carga para a bateria chumbo-cido.
Ao concluir o estgio de carga leve passa-se a operar no estgio de carga intensa, que
tambm um estgio de carga com corrente constante, cuja funo prover uma carga rpida
para a bateria. Fabricantes denem esta corrente como a mxima corrente de carga permitida
para as clulas. Podendo ser aplicada na bateria entre as tenses de corte (V
CUTOFF
) e
sobrecarga (V
OC
). Tipicamente, a corrente neste estgio ser de C/5 a 2C, dependendo do
fabricante e do tipo de bateria.
Reaes qumicas indesejadas ocorrem quando h sobrecarga da bateria, e o inicio
dessa depende da taxa de carga, quanto mais alta a taxa mais breve ser o inicio das reaes.
A sobrecarga coincide com 100% da capacidade quando a recarga feita numa taxa menor
que C/100. Portanto, para altas taxas de carga, necessrio evitar tais reaes, sendo ne-
cessrio realizar o controle da sobrecarga aplicando uma tenso constante. Tipicamente, a
tenso V
OC
um valor entre 2,45 V/clula a 2,65 V/clula, dependendo da taxa de carga. A
seleo inadequada da tenso V
OC
resulta em uma desidratao da bateria e em uma reduo
da vida til.
Aps completo o processo de carga, SoC a 100%, inicia-se um estgio de carga de
utuao que realizado com tenso constante e serve para manter a capacidade da bateria
12
compensando a alto descarga, a qual devido a processos qumicos internos.
A estrutura em mquina de estados proposta para controlar o processo de carga
mostrada na Figura 2.5, cuja autonomia se restringe a determinar a mudana entre estgios
de carga. O supervisrio (Sup), que controla todo o sistema PV, fornece os parmetros ne-
cessrios ao correto funcionamento do controlador de carga/descarga assim como dos outros
dispositivos presentes no sistema. Logo o supervisrio determina quando possvel carregar,
e a corrente de carga (I
BULK
), ou descarregar a bateria.
Ca r g a
L e v e
Ca r g a
I nt ens a
So b r e c a r g a
Ca r g a d e
Fl ut ua o
C U T OF F
V > V
S E
B B O C
V > V
S E
B B
O C
I < I
S E
B B
De s c a r g a
I
B UL K
I =
B B
I I =
B B T RI CKL E
O C
V = V
B B
Su p
Su p Su p
Su p
Figura 2.5: Algoritmo de carga/descarga da bateria.
2.4 Topologia do conversor bidirecional
Baseado na topologia descentralizada do sistema de gerao fotovoltaico mostrado
na Figura 2.1 pode-se concluir que o conversor CC-CC responsvel pela carga e descarga
do banco de baterias deve ter uma caracterstica bidirecional em corrente. Esta armao
devida ao fato de que a tenso do barramento CC do sistema PV unidirecional e se a
corrente pelo conversor no inverter seu sentido o uxo de potncia entre a fonte e o banco
de baterias ser tambm unidirecional.
Encontram-se na literatura tcnica especializada diversos trabalhos sobre topologias
bsicas de conversores CC-CC. Esses conversores CC-CC podem ser classicados como
conversores isolados, que usam transformadores para isolar a fonte e a carga, e conversores
no-isolados, sem transformadores. Apesar do isolamento galvnico entre a fonte e a carga,
os transformadores dos conversores isolados no so simples de serem construdos pois so
projetados para operarem em freqncias elevadas. Alm disso esses transformadores tam-
bm limitam expressivamente a faixa de potncia de operao destes conversores.
J as principais topologias de conversores no isolados so: (i) buck ou abaixador,
(ii) boost ou elevador, (iii) buck-boost, (iv)

Cuk, (v) SEPIC e (vi) Zeta [19] [20].
13
Os conversores Zeta e buck-boost so considerados inadequados para controlar a
carga e a descarga das baterias pois suas correntes de sada possuem valores elevados de
ondulao. Essa caracterstica altamente prejudicial para a vida til das baterias. J os
conversores

Cuk, SEPIC e Zeta tm um grande nmero de elementos passivos e um com-
portamento dinmico de quarta ordem que aumentam a complexidade da modelagem e do
controle dos mesmos. O SEPIC apresenta apenas uma das correntes ltradas, enquanto que
o

Cuk tem ambas. Contudo o

Cuk apresenta inconveniente de uma das tenses ser invertida
assim como o buck-boost.
As Figuras 2.6 (a) e (b) mostram as topologias de um conversor buck e um conversor
boost, respectivamente. Nessa gura a tenso V
2
relativa aos terminais do conversor que
so conectados ao banco de baterias enquanto que a tenso V
1
relativa aos terminais do con-
versor que so conectados ao barramento CC. Para que o conversor buck e o conversor boost
funcionem corretamente deve-se garantir que V
1
> V
2
, ou seja, o banco de baterias deve ter
uma tenso terminal inferior tenso do barramento CC. Assim, enquanto o conversor buck
pode ser usado para carregar a bateria, o conversor boost usado para descarreg-la.
L
S
1
D
2
V
1
I
L
V
2
(a)
L
S
2
D
1
V
1
I
L
V
2
(b)
Figura 2.6: Topologias de conversores CC-CC PWM no isolados: (a) buck e (b) boost.
A Figura 2.7 mostra a topologia de um conversor bidirecional CC-CC PWM, tambm
denominado conversor bidirecional half-bridge. Este conversor pode ser visto como resul-
tante da unio de dois conversores bsicos, sendo eles um conversor buck, Figura 2.6 (a), e
um conversor boost, Figura 2.6 (b).
O mais interessante aspecto do conversor bidirecional sua fcil realizao com m-
dulos pr-fabricados em meia-ponte (half-bridge) e drivers correspondentes. Esta caracte-
rstica especialmente proveitosa para aplicaes de grande potncia j que vrios mdulos
podem ser conectados em paralelo [21]. O fato de se conectar vrios mdulos em paralelo,
alm de reduzir a indutncia de sada equivalente do circuito, permite a utilizao de estra-
tgias de converso interleaved, que possibilitam uma reduo das ondulaes na forma de
14
S
L
2
S
1
D
1
D
2
hal f - br i dge
V
1
I
L
V
2
Figura 2.7: Conversor bidirecional CC-CC PWM.
onda da corrente que usada para carregar a bateria.
A Figura 2.8 ilustra a forma de onda da corrente no indutor para o conversor bidi-
recional onde se observa que as chaves semicondutoras controladas (S
1
e S
2
) operam com
razes cclicas complementares (d e 1 d), onde d denido em (2.3). Ao variar a razo
cclica pode-se modicar no somente a componente mdia da corrente como tambm fazer
com que esta passe a trabalhar no quadrante desejado. Portanto este um conversor classe C.
Para utiliz-lo no processo de carga/descarga necessrio que a tenso da bateria seja menor
que a tenso do barramento CC, logo V
1
referente ao barramento CC e V
2
ao banco de
baterias, ver Figura 2.7. Portanto este conversor possibilita um banco de baterias com tenso
menor que a tenso do barramento o que proporciona uma melhor equalizao das clulas j
que reduz a quantidade de clulas em srie.
d
t
ON1
T
S
(2.3)
onde, t
ON1
o tempo que a chave S
1
permanece ativa.
t
i
L
d. T ( 1- d) . T
S
1
D
2
S
2
D
1
B U C K
B O O S T
0
S S
Figura 2.8: Forma de onda da corrente no indutor para o conversor bidirecional.
Uma das caractersticas bsicas do conversor bidirecional a operao em dois qua-
drantes no plano(vxi). Ou seja, a partir de tenses terminais positivas, o conversor bidireci-
onal consegue forar a corrente por seu indutor a uir em ambos os sentidos. Por conveno
assume-se que durante a carga da bateria a corrente mdia no indutor, i
L
, positiva e
15
que durante a descarga a corrente tem polaridade inversa, isto , negativa. O estgio buck
do conversor bidirecional composto pelos dispositivos S
1
e D
2
, sendo que a energia ui
do barramento CC para o banco de baterias, enquanto que o estgio boost formado pe-
los dispositivos S
2
e D
1
e neste caso a energia ui do banco de baterias para o barramento
CC. Conforme ser mostrado adiante, o conversor bidirecional permite inverter o uxo de
energia de maneira rpida e eciente apenas controlando as razes cclicas das chaves se-
micondutoras controladas S
2
e S
1
, sem a necessidade de nenhum artifcio externo como
intertravamento dos dois estgios ou utilizao de dispositivo de manobra mecnica (rels
ou contatores) [22].
Para cada um dos estgios, buck ou boost, operando de forma independente possvel
observar a ocorrncia do modo de conduo descontnua (do ingls, Discontinuous Conduc-
tion Mode) (DCM), ou seja, poder ocorrer um perodo em que a corrente uindo pela chave
controlada e pelo diodo nula. Quando o DCM ocorre, a corrente para ou da bateria passa
a ser descontnua. J o conversor bidirecional no apresenta esse tipo de comportamento.
Controlado com as razes cclicas das chaves semicondutoras S
1
e S
2
de maneira comple-
mentar, conforme mostrado na Figura 2.8, o conversor bidirecional sempre ir operar no
modo de conduo contnua (do ingls, Continuous Conduction Mode) (CCM), com uma
chave controlada ou diodo conduzindo corrente.
2.5 Ondulaes CA
Na prtica existem discrepncias entre o tempo de vida das baterias fornecido pelos
fabricantes, normalmente obtidos atravs de ensaios em condies de laboratrios, e o tempo
observado nas aplicaes de campo, no qual a tenso e temperatura oscilam [23]. Na mai-
oria das aplicaes prticas, a carga da bateria com tenso e corrente no ltrados e/ou mal
reguladas so responsveis por falhas prematuras e pela reduo da vida til das mesmas.
fato que algumas ondulaes na corrente e tenso nos terminais das baterias usa-
das em aplicaes PV so inevitveis pois a energia eltrica convertida pelas clulas PV
fortemente dependente das condies de insolao. No caso em que o sistema de gerao
PV conectado rede eltrica apresenta-se ainda as componentes de freqncia mltiplas
de 120 Hz. Assumindo que a corrente no indutor do conversor bidirecional da Figura 2.7
seja idntica forma de onda mostrada na Figura 2.8 pode-se estimar o valor da ondulao
de corrente no indutor, I
L
, pela relao:
I
L
=
1
L
(V
1
V
2
)
V
2
V
1
1
f
, (2.4)
onde: f a freqncia de chaveamento do conversor;
L o valor da indutncia do conversor;
V
1
e V
2
so as tenses mdias de entrada e de sada do conversor bidirecional.
16
A anlise de (2.4) permite concluir que a ondulao I
L
independe do valor da
corrente de carga cujo valor mdio, i
L
, igual corrente mdia no indutor. Para calcular
o valor da indutncia, L, preciso preestabelecer um valor para I
L
e xar um valor para a
freqncia de chaveamento do conversor. O problema recai ento no fato de que a escolha
de um valor de I
L
muito pequeno resultar num valor excessivamente elevado de L que
por sua vez ir implicar em um indutor pesado, volumoso e caro.
Devido aos chaveamentos do conversor bidirecional observa-se ondulaes de alta
freqncia na tenso que alimenta o banco de baterias. A anlise da tenso de sada do con-
versor mostra a existncia de harmnicos em freqncias mltiplas da freqncia de chavea-
mento. Dessa maneira pode-se ento conectar um capacitor, C, em paralelo aos terminais da
bateria para minimizar a circulao de componentes de alta freqncia na tenso. O valor do
capacitor de sada normalmente escolhido para forar uma ressonncia com o indutor srie
cuja freqncia 100 a 1000 vezes menor que a freqncia de chaveamento do conversor.
Em muitos conversores bem projetados, as ondulaes devido ao chaveamento so
de pequena magnitude se comparados com a componente CC. Para a corrente no indutor,
um valor tpico para a ondulao na carga devido ao chaveamento de 10 % a 20 % da
componente CC. Para a tenso no capacitor de sada, a ondulao requerida tipicamente
menor que 1 % da tenso CC de sada [24].
Pode-se tambm projetar um ltro de terceira ordem (ltro T), que consiste de um
indutor adicional conectado em srie entre a bateria e os terminais de sada do conversor.
Neste caso a corrente de alimentao da bateria teria uma taxa de ltragem de 60 dB/dc.
Apesar de aumentar o nmero e componentes passivos essa soluo minimiza as ondulaes
de corrente e de tenso nos terminais das baterias, maximizando sua vida til [12].
H divergncias quanto aos nveis mximos de ondulaes permitidos em sistemas
de carga de baterias mas os fabricantes, usurios e instituies, como NEMA e IEEE, re-
conhecem que as ondulaes de fato afetam a vida til das baterias. O Johnson Controls
Battery Group, por exemplo, especica nveis mximos de ondulaes permissveis, para a
carga das baterias, na faixa de 0,5 % a 1,5 % RMS [23].
2.6 Modelagem de conversores estticos
Os conversores estticos, em um sistema, esto sujeitos a perturbaes. Estas podem
ocorrer tanto na sua fonte de alimentao quanto na carga. Dessa forma, para que a tenso
ou corrente do conversor seja mantida no valor desejado, mesmo ocorrendo perturbaes
dentro do sistema, necessria a implementao de uma malha de controle. Para projetar a
malha de controle em conversores estticos preciso determinar a funo de transferncia
do estgio de potncia do conversor.
17
O propsito de controlar conversores CC-CC instiga a busca de um modelo que re-
presente o seu comportamento dinmico. A diculdade surge devido a estes conversores
serem constitudos de dispositivos semicondutores, o que os leva a apresentar um comporta-
mento no-linear e variante no tempo. Essas diculdades podem ser superadas pelo uso de
tcnicas que utilizam a forma de onda mdia e o modelo de pequenos sinais [24]. A anlise
do comportamento dinmico destes conversores pode ser feita atravs de tcnicas de linea-
rizao desde que considerando pequenas variaes em torno do seu ponto de operao no
estado permanente, determinando assim o modelo dinmico de pequenos sinais.
No Apndice B so mostrados de maneira resumida os princpios das tcnicas de mo-
delagem de conversores baseadas na Mdia de Espao de Estados apresentado em detalhes
em [25] e [24] ou modelos equivalentes obtidos a partir do modelo da chave PWM proposto
em [26] e [27].
O modelo obtido para o conversor boost, em (B.9), mostra um sistema de fase no-
mnima devido presena de um zero na funo de transferncia G
d
(s) no semiplano direito
do planos para sistemas contnuos ou externo ao crculo unitrio no planoz para sistemas
discretos. Quando um zero est presente no semiplano direito difcil obter uma margem
de fase adequada em uma realimentao de lao simples convencional em sistemas que tm
elevada largura de banda. Deste modo h a necessidade da investigao de outras tcnicas
de controle.
2.7 Concluses parciais
A bateria chumbo-cido um dos dispositivos de armazenamento de energia mais
utilizados em aplicaes PV. Elas representam certa de 13 % dos custos iniciais e atingem
46 % dos custos de manuteno. Logo h a necessidade de se reduzir tais custos, o que se
consegue com investimentos nos controladores que representam somente 5 % dos custos.
Um aumento de 10 % em investimento nos controladores capaz de dobrar a vida til das
baterias. Dentre os fatores mais importantes para maximizar a vida til da bateria esto o
processo de carga e a diminuio das ondulaes na corrente e tenso.
Deste modo proposta a utilizao do conversor bidirecional CC-CC PWM como
visto na Figura 2.7 que possibilita a conduo de corrente em ambas as direes. Alm disso
de fcil realizao pois constitui-se de mdulos half-bridge. Este conversor possibilita
inverter o uxo de energia apenas controlando os sinais de disparo e sem o uso de qualquer
dispositivo mecnico.
Trabalhar com razo cclica complementar evita o DCM e permite obter um modelo
matemtico nico para o conversor bidirecional.
18
Captulo 3
Controle de Conversores Estticos
Ao se trabalhar com controle analgico ou digital muito importante saber avaliar a
estabilidade de um sistema. Uma das ferramentas mais utilizadas para se avaliar a estabili-
dade o critrio de Nyquist. Este critrio determina a estabilidade de um sistema de malha
fechada com base na resposta em freqncia de malha aberta e nos plos de malha aberta. A
funo de transferncia de malha fechada de um sistema como representado na Figura 3.1
visualizada em (3.1).
G( s)
H( s)
X( s) Y( s)
Figura 3.1: Diagrama de blocos de malha fechada.
Y (s)
X(s)
=
G(s)
1 +G(s)H(s)
, (3.1)
onde: Y (s) a varivel controlada;
X(s) o sinal de referncia;
H(s) a funo de transferncia do condicionamento de sinal;
G(s) a funo de transferncia da planta, do controlador e do modulador.
Para se obter estabilidade, todas as razes da equao caracterstica, que o denomi-
nador em (3.1), devem estar no semiplano esquerdo do planos. Vale observar que, embora
os plos e os zeros da funo de transferncia de malha aberta, G(s)H(s), possam estar no
semiplano direito do planos, o sistema ser estvel se todos os plos da funo de transfe-
rncia de malha fechada (isto , as razes da equao caracterstica) estiverem no semiplano
esquerdo do plano-s.
19
O critrio de estabilidade de Nyquist relaciona a resposta em freqncia de malha
aberta, G(j)H(j), ao nmero de zeros e plos da equao caractersticas que se situam no
semiplano direito do planos. Este critrio til porque a estabilidade absoluta do sistema
de malha fechada pode ser determinada gracamente a partir das curvas de resposta em
freqncia de malha aberta e no h necessidade de determinar de maneira efetiva os plos
de malha fechada [28].
As margens de fase e de ganho de um sistema de controle so uma medida da pro-
ximidade do diagrama polar em relao ao ponto 1 + j0. Portanto, essas margens podem
ser utilizadas como critrios de projetos. importante notar que apenas a margem de ganho
ou apenas a margem de fase no fornece indicao suciente sobre a estabilidade relativa.
Ambas devem ser fornecidas pra determinao da estabilidade relativa.
Para um sistema de fase mnima, as margens de fase e de ganho devem ser positi-
vas para que o sistema seja estvel. Margens negativas indicam instabilidade. Margens de
fase e de ganho apropriadas protegem contra variaes nos componentes do sistema e so
especicadas por valores positivos denidos. Os dois valores limitam o comportamento do
sistema de malha fechada nas proximidades da freqncia de ressonncia. Para obter um
desempenho satisfatrio, a margem de fase deve estar entre 30
o
e 60
o
e a margem de ganho
deve ser maior que 6dB [28]. Com estes valores, um sistema de fase mnima tem estabilidade
garantida, mesmo que o ganho de malha aberta e as constantes de tempo dos componentes
variem dentro de certos limites.
3.1 Controle modo tenso
O sistema de um conversor esttico realimentado mostrado na Figura 3.2. A tenso
v
2
(s) medida utilizando um condicionamento de sinal cuja funo de transferncia re-
presentada por H
2
(s). Em controle analgico, normalmente, este sensor composto por um
circuito divisor de tenso resistivo e seu comportamento modelado como ganho de tenso,
que condiciona a tenso v
2
(s) a nveis compatveis com o circuito de controle.
d( s)
i ( s)
C ( s)
L
v
P WM
Mo d e l o m d i o
do est gi o
de pot nc i a
v ( s) v ( s)
H ( s)
2 1
2
v* ( s)
2
v ( s)
C
e ( s)
v
Figura 3.2: Diagrama do controle modo tenso.
Osinal aps o condicionamento, H
2
(s)v
2
(s), comparado coma tenso de referncia
v
2
(s), a m de tornar H
2
(s)v
2
(s) igual a v
2
(s), fazendo com que v
2
(s) siga v
2
(s)/H
2
(s)
independente das perturbaes impostas ao conversor. A diferena entre H
2
(s)v
2
(s) e v
2
(s)
20
denominado sinal de erro, e
v
(s). Para fazer com que o sinal de erro seja bem prximo de
zero preciso melhorar as caractersticas dinmicas e a estabilidade do conversor, incluindo
assim um compensador C
v
(s) na malha de realimentao. No contexto de eletrnica de
potncia, h uma tcnica bastante difundida, proposta por Venable [29], denominada The k
factor. Esta tcnica utiliza um compensador de avano de fase na correo das margens de
fase e de ganho.
Diante da perturbao, o sistema deve retornar rapidamente a seu valor de regime. O
tempo de resposta do sistema pode ser reduzido com o aumento do valor da freqncia de
cruzamento de ganho. Teoricamente, a freqncia de cruzamento de ganho poderia assumir
valores at metade da freqncia de comutao. Entretanto, para rejeitar as perturbaes
provenientes da comutao do conversor e garantir sua estabilidade para grandes sinais, a
freqncia de cruzamento de ganho deve ser limitada a 1/10 da freqncia de comutao,
garantindo sua atenuao em, pelo menos, 20 dB.
O modelo do conversor boost, G
d
(s), apresenta um zero,
z
, na regio de instabili-
dade como observado em (B.9) e na Tabela B.2. Portanto, diz-se que este um sistema de
fase no mnima. Como visto anteriormente a estabilidade s garantida atravs da margem
de fase e de ganho quando o sistema de fase mnima. Logo a utilizao de compensadores
de avano de fase pode no ser suciente para garantir a estabilidade deste sistema. Por isso
buscam-se outras tcnicas como o mtodo de controle analgico por corrente.
3.2 Controle modo corrente
O controle modo corrente (do ingls, Current Programmed Mode) (CPM) um sis-
tema com duas realimentaes como mostrado na Figura 3.3, onde visualiza-se o CPM de
pico. Um lao de controle interno, de corrente, proposto para simplicar o projeto do lao
externo, de tenso. O objetivo desta nova realimentao controlar a corrente mdia no in-
dutor em regime permanente, mas na prtica o controle feito com base na corrente de pico.
Conversores controlados pelo lao de corrente so ditos operando em CPM [30] e [31].
Este controle tem diversas aplicaes em conversores CC-CC e em correo de fator
de potncia (do ingls, Power Factor Correction) (PFC) [32] [33] e uma de suas vantagens
a aplicao em paralelismo de conversores CC-CC. O paralelismo proporciona um aumento
da potncia nominal, uma melhoria da conabilidade e permite futuras expanses do sistema
[34].
Para o CPM h variantes que esto relacionadas forma de comparao entre a cor-
rente no indutor e corrente de referncia. Deste modo, pode-se classicar o CPM em vale,
pico ou mdia. O fato de controlar a corrente no indutor possibilita uma dinmica simples
e robusta. Dentre as variaes citadas, o mtodo de CPM mdia o mais indicado por ter
maior imunidade a rudo, operar com freqncia constante e no precisar da rampa de com-
pensao.
21
3.2.1 Controle modo corrente de pico
O CPM de pico tem como princpio de funcionamento a comparao da rampa de
subida da corrente no indutor, i
L
, com um nvel de corrente de referncia, i
C
. A sada do
comparador vai a nvel lgico zero quando a corrente instantnea atravs do indutor atinge
o nvel de referncia. A diferena entre as inclinaes da corrente no indutor e da corrente
de referncia normalmente muito pequena, especialmente quando a tenso v
1
(s) rela-
tivamente baixa. Conseqentemente este mtodo extremamente suscetvel a rudos. A
Figura 3.3 mostra o circuito do CPM de pico para o conversor esttico e as formas de onda
caractersticas.
v ( s)
d( s)
v ( s)
i ( s)
H ( s)
C ( s)
L
2 1
2
v
i * ( s)
L
v* ( s)
2
i ( s)
C
Mo d e l o m d i o
do est gi o
de pot nc i a
Fo r ma s d e o n d a
i
C
i
L
d
La t c h
Q
S
R
Figura 3.3: Diagrama do CPM de pico.
3.2.2 Controle modo corrente de pico com compensao em rampa
O CPM de pico por natureza instvel para razes cclicas superiores a 0,5 apresen-
tando oscilaes na resposta do sistema [30], [33]. A Figura 3.4 mostra a compensao em
rampa, v
S
, que normalmente aplicada entrada do comparador, para eliminar a instabili-
dade. Tambm observam-se as formas de onda caractersticas.
d( s)
i ( s)
C ( s)
L
v
i ( s)
C
Mo d e l o m d i o
do est gi o
de pot nc i a
Fo r ma s d e o n d a
i
C
i
L S
d
v ( s)
S
i ( s)
L S
v
S
La t c h
Q
S
R
v ( s) v ( s)
H ( s)
2 1
2
i * ( s)
L
v* ( s)
2
Figura 3.4: Diagrama do CPM com compensao em rampa.
22
3.2.3 Controle modo corrente mdia
O CPM de pico opera comparando diretamente a forma de onda da corrente atual
com a corrente de referncia que obtida pela realimentao externa. A tcnica de CPM
mdia [33] supera os problemas dos outros mtodos por introduzir um alto ganho, C
i
(s), no
erro da realimentao interna de corrente como indicado na Figura 3.5. A partir deste sinal
gerado o sinal PWM de modo semelhante ao controle modo tenso.
d( s)
i ( s)
C ( s) C ( s)
L
v i
i ( s)
C
P WM
Mo d e l o m d i o
do est gi o
de pot nc i a
v ( s) v ( s)
H ( s)
2 1
2
i * ( s)
L
v* ( s)
2
v ( s)
C
e ( s)
v
e ( s)
i
Figura 3.5: Diagrama do CPM mdia.
O controle de corrente analgico deciente em alguns aspectos devido a fatores
como a sensibilidade a variao de parmetros e a alta ondulao da corrente no indutor
a ser ltrada. Por esses e outros fatores h atualmente uma tendncia de substituio do
controle analgico pelo controle digital.
3.3 Implementao do controlador digital
O controle digital aplicado a conversores estticos recebe atualmente uma grande
ateno do meio acadmico bem como da indstria, atribudo ao fato deste possuir inmeras
vantagens. Entre elas citam-se a (i) baixa sensibilidade a variaes dos parmetros; (ii) redu-
o do nmero de componentes passivos; (iii) possibilidade de implementao de controles
avanados, proteo e algoritmos de calibrao e (iv) exibilidade, o que permite modicar
o projeto das estratgias de controle, ou reprogram-lo totalmente sem precisar fazer modi-
caes signicantes no hardware. No projeto de controladores digitais importante tambm
o desenvolvimento de sistemas tolerantes a rudos e que apresentem um desempenho ro-
busto frente ao envelhecimento dos componentes do controlador e variao da temperatura
ambiente [35] e [36].
Almdisso, a fabricao dos microcontroladores e DSPs realizada de forma a tornar
acessvel a alta performance e o baixo custo dos processadores com perifricos adequados
para o controle de conversores estticos, o qual inclui ADC com mltiplos canais, encoders
e gerador PWM [37].
23
3.3.1 Processamento digital de sinais de tempo contnuo
O circuito de interface de converso do sinal de tempo contnuo para a forma digital
denominado ADC. Igualmente, a operao reversa de converso de um sinal digital em um
sinal de tempo contnuo implementado pelo circuito de interface denominado Conversor
D/A (DAC), que normalmente em hardwares digitais dedicados a conversores estticos so
representados pela modulao por largura de pulso digital (do ingls, Digital Pulse Width
Modulation) (DPWM). O diagrama de blocos da Figura 3.6 ilustra os requerimentos funcio-
nais para o processamento digital de sinais de tempo discreto de um sinal de tempo contnuo.
Fi l t r o
x ( t )
a
S/ H A/ D D P W M
Pr oc e s s a dor
di gi t al
x[ n] y[ n] x ( t )
d
a n t i - a l i a s i n g
Figura 3.6: Diagrama de blocos do controle digital.
Alm do ADC e do DAC necessria a incluso de outros dispositivos como o amos-
trador/retentor (do ingls, Sample/Hold) (S/H). Este circuito fundamental quando a con-
verso de analgico para digital normalmente feita em um tempo nito, pois garante que
o sinal analgico de entrada do ADC no contenha resduos na amplitude at que a con-
verso se torne completa, evitando assim erros na representao do sinal [38]. O diagrama
esquemtico de um circuito S/H mostrado na Figura 3.7.
Font e
do si nal
R R
C
S
C
V
S O N
P H
O U T
A DCI N
Figura 3.7: Circuito esquemtico do S/H - TMS320F2812.
Dado o inicio da amostragem, decorre-se um tempo para que o sinal seja dispo-
nibilizado na sada do S/H. necessrio preestabelecer o tempo no qual o dispositivo S
dever ser mantido ligado para que a amostragem seja realizada de maneira correta como
visualizado na Figura 3.8, este intervalo de tempo denominado janela de aquisio. As
limitaes fsicas, ou seja, a impedncia da fonte do sinal e a impedncia de entrada, limitam
a mxima freqncia de amostragem, f
S
, de operao do ADC. O DSP TMS320F2812
da Texas Instruments, por exemplo, tem os seguintes parmetros para o S/H: C
P
= 10 pF,
C
H
= 1,25 pF e R
ON
= 1 k [39].
Em (3.2) descrita a representao matemtica de um sinal amostrado no tempo
contnuo obtido pela convoluo do sinal contnuo com um trem de impulsos.
24
Si nal de ent r ada
Si nal de s a da
J anel a de aqui s i o
S - Li gado
Co n v e r s o A/ D
V
O U T
T
S
T
S
Figura 3.8: Sinais no S/H.
x
d
(t) =
n=0
x(t)(t nT
S
) = x(t)
n=0
(t nT
S
). (3.2)
onde: x
d
(t) o sinal amostrado;
x(t) o sinal contnuo;
n=0
(t nT
S
) o trem de impulsos.
O condicionamento de sinal de um controle analgico normalmente mais simples
do que de um controle digital j que em sistemas digitais importante obedecer ao teorema
da amostragem. Este teorema diz que, um sinal limitado em banda, ou seja, que no tem
nenhuma componente espectral acima da freqncia mxima contida no sinal, f
M
, de-
terminado univocamente por seus valores tomados a intervalos T
S
conforme mostrado pela
relao a seguir.
1
T
S
= f
S
2f
M
, (3.3)
onde f
S
representa a freqncia de amostragem.
Em outras palavras, se um sinal amostrado obedece a condio (3.3) ento as amos-
tras contero toda a informao do sinal original, o que possibilita a sua posterior reconstru-
o. Para prevenir o efeito danoso conhecido como aliasing, umltro analgico anti-aliasing
freqentemente utilizado antes do circuito S/H. O fenmeno aliasing provoca uma repre-
sentao incorreta na forma digital do sinal de tempo contnuo e o ltro garante a limitao
em banda do sinal amostrado conforme mostrado nas Figuras 3.9 (a) e (b).
Na prtica a construo de um ltro anti-aliasing ideal como mostrado na Figura
3.9 (b) impossvel. Quanto mais prximo ao ideal maior deve ser a ordem do ltro, o que
torna este processo muito dispendioso. Um inconveniente em relao ao ltro a sua fase na
25
| X ( j ) |
d
0
S S
-
1 1
-
| X ( j ) |
a
0
1 1
-
Al i asi ng
(a)
| X ( j ) |
d
0
S S
-
1 1
-
| X ( j ) |
a
0
1 1
-
Fi l t r o a n t i - a l i a s i n g
(b)
Figura 3.9: (a) Representao espectral de um sinal amostrado e (b) Representao espectral
de um sinal amostrado com ltro anti-aliasing.
banda de passagem, pois esta inuencia na realimentao da malha de controle e diculta o
seu projeto. No se pode garantir que o ltro anti-aliasing seja capaz de exercer a sua funo
sem interferir no sistema.
Uma primeira soluo aumentar a taxa de amostragem e portanto a freqncia de
corte do ltro, de modo que o problema encontrado com a fase seja minimizado, porm
preciso trabalhar a uma taxa muito mais elevada, o que em alguns casos invivel. Uma
segunda soluo realizar uma amostragem sncrona, ou seja, realizar uma amostragem a
cada perodo de comutao em local predeterminado.
3.3.2 Amostragem sncrona
A amostragem um processo que sempre produz perdas de informao. Porm o
aumento dessas perdas depende da taxa de amostragem bem como do instante de amostra-
gem. Em aplicaes como conversores estticos possvel que a freqncia de amostragem
e comutao sejam iguais ou relacionadas por um nmero inteiro, o que caracteriza uma
amostragem sincronizada. Isto contribui para que o controle seja realizado em uma taxa
relativamente baixa e igual ao perodo de comutao do conversor esttico [35].
A implementao da amostragem sncrona tem como base o DPWM, que substitui
o tradicional PWM analgico. A funo do comparador analgico substituda por um
comparador digital, a gerao da portadora substituda por um contador binrio e assim por
diante organizado o hardware do DPWM, como mostrado na Figura 3.10. O DPWM pode
26
ser encontrado internamente em alguns microcontroladores e DSPs, em unidades perifricas
dedicadas, ou como funes especialmente programadas.
Cl oc k Co n t a d o r
Co mp a r a d o r
v
TRI
v
C
Raz o c c l i c a
I nt er r up o
I nt er r up o
v
v
C
TRI
I nt I nt I nt I nt
Figura 3.10: Hardware DPWM e interrupes.
O fato de a freqncia de amostragem ser igual a freqncia de comutao, ou mlti-
pla, induz-nos a pensar numa violao do teorema da amostragem. Esta uma das principais
caractersticas nas aplicaes do controle digital em eletrnica de potncia. Tipicamente, em
controle digital recomendado que a freqncia de amostragem seja maior que duas vezes
a freqncia mxima da banda do sinal como em (3.3). Apesar da inconsistncia, ao invs
de ser prejudicial normalmente vantajoso para o desempenho do controle e a razo para tal
est na sincronizao.
Basicamente, so quatro as tcnicas
1
de sincronizao/modulao: (i) a trailing edge
mostrada na Figura 3.11, (ii) a leading edge mostrada na Figura 3.12, (iii) a trailing triangle
mostrada na Figura 3.13 e (iv) a leading triangle mostrada na Figura 3.14 [40].
t
v
v
C
TRI
t 0
0
d[ n- 1] 1- d[ n] 1- d[ n- 1]
Co mp a r a o
d[ n]
n T ( n +1 ) T
S S
P W M
Figura 3.11: DPWM - modulao trailing edge.
A modulao trailing triangle, Figura 3.13, obtida atravs da amostragem no ins-
tante em que v
TRI
se iguala a zero (timer underow). E a modulao leading triangle, Figura
1
As tcnicas de sincronizao/modulao so referenciadas em ingls por no encontrar uma traduo con-
dizente no portugus.
27
t
v
v
C
TRI
t 0
0
d[ n- 1] 1- d[ n] 1- d[ n- 1]
Co mp a r a o
d[ n]
n T ( n +1 ) T
S S
P W M
Figura 3.12: DPWM - modulao leading edge.
t
v
v
C
TRI
t 0
d[ n- 1]
2
0
d[ n- 1]
2
1- d[ n] 1- d[ n- 1]
Co mp a r a o
d[ n+1]
2
n T ( n +1 ) T
S S
P W M
Figura 3.13: DPWM - modulao trailing triangle.
t
v v
C TRI
t
n T ( n +1 ) T
S S
0
0
1- d[ n]
2
d[ n] d[ n- 1]
Co mp a r a o
d[ n+1]
2
1- d[ n]
2
P W M
Figura 3.14: DPWM - modulao leading triangle.
3.14, obtida atravs da amostragem no instante em que v
TRI
tem o seu valor mximo (timer
period match).
28
O controle digital modo corrente apresenta problemas de oscilao (period-doubling)
que so bem conhecidos no controle analgico [33]. Esta oscilao pode ser eliminada fa-
cilmente atravs da escolha apropriada do mtodo de modulao. Esta escolha baseia-se na
varivel a ser controlada, ou seja, na corrente de vale, pico ou mdia. A Tabela 3.1 mostra a
correlao de cada mtodo de modulao e o controle modo corrente.
Tabela 3.1: Correlao entre diferentes mtodos de modulao e CPM.
Modulao Vale Pico Mdia
Trailing D > 0,5 D > 0,5
Leading D < 0,5 D < 0,5
Trailing Triangle D > 0,5
Leading Triangle D < 0,5
indica ausncia de oscilao (period-doubling).
J que a corrente mdia no indutor igual a corrente da carga ento a partir da Ta-
bela 3.1 os mtodos de modulao mais indicados para o controle modo corrente mdia so:
o trailing triangle e o leading triangle. Assim, garante-se a ausncia do period-doubling.
Com a amostragem da corrente mdia evita-se interferncias, presentes no caso da corrente
de vale ou pico, provenientes da comutao que ocorre no mesmo instante da amostragem.
Se o processo de amostragem e comutao so apropriadamente sincronizados, o
efeito aliasing desaparece e o valor mdio do sinal amostrado tem sua reconstruo autom-
tica, o qual exatamente o valor a ser controlado. Deste modo, a violao do teorema da
amostragem no afeta a performance do controle e contribui para reduzir a complexidade.
De fato, o ltro passa-baixa, ou anti-aliasing, necessrio para eliminar as oscilaes no sinal
amostrado pode ser removido.
A sincronizao permite a reconstruo do valor mdio da corrente no indutor em
qualquer das amostras realizadas na metade da subida da corrente no indutor, quando o
dispositivo S
1
est ligado, ou na metade da descida, quando est desligado, (ou ambas, se
o double update for possvel). Se, ao invs, as freqncias de amostragem e de comutao
so diferentes ento componentes de baixa freqncia, devido ao aliasing, so criadas no
sinal reconstrudo. Mesmo se as freqncias de amostragem e de comutao forem iguais
ainda pode ocorrer um erro na componente de freqncia zero na reconstruo do sinal,
caso os instantes de amostragem no coincidam com o comeo e/ou a metade do perodo de
modulao. Este geralmente um problema secundrio se existir uma malha externa, por
exemplo, para controle de tenso. O erro compensado desde que esta malha externa possua
um integrador [35].
Para minimizar os efeitos do aliasing e erros de reconstruo, praticamente todos
os microcontroladores e DSPs projetados para controle de conversores estticos permitem
a sincronizao do processo de amostragem e comutao. Tipicamente a converso A/D
iniciada pelo sinal de interrupo do registrador (contador) e aps realizadas as converses
h outra interrupo que redireciona o processador para a funo que realiza o controle.
29
3.4 Malhas de controle para o conversor bidirecional
O controle de carga da bateria dividido basicamente em dois estgios, um primeiro
onde preciso manter a corrente constante e um segundo com tenso constante. J o modo
de descarga depende das caractersticas da carga: resistncia constante, corrente constante
e potncia constante. A Figura 3.15 mostra a topologia e as malhas de controle propostas
como interfaceamento entre o barramento CC e o banco de baterias. Observa-se uma malha
de controle interna, que utilizada para controlar a corrente no indutor, i
L
, e outra externa,
que utilizada para controlar a tenso na bateria, v
BB
. Esta topologia permite uma recarga
rpida e segura da bateria.
C
S
L
v
v
i
2
S
1
L
B B C C
A/ D A/ D
D P WM C ( z)
P R D
i
L
v
B B
v
A/ D
D
2
D
[ n]
[ n] [ n]
C C
i *
L
i
C
v*
B B
C ( z)
PI
Cont r ol e
Di gi t al
H
L
H
B B
H
C C
1
Figura 3.15: Malhas de controle para o conversor bidirecional.
O controle preditivo, C
PRD
(z), permite que a corrente mdia no indutor, i
L
, seja
aproximadamente a corrente i
C
. Se a malha externa mais lenta do que a malha interna,
ou seja, a malha interna trabalha numa taxa muito maior do que a malha externa, de pelo
menos dez vezes, possvel modelar a malha interna como uma fonte de corrente, o que
torna o projeto do controle da malha externa mais simplicado e neste caso utiliza-se um
compensador proporcional-integral (PI), C
PI
(z), como mostrado na Figura 3.15.
3.4.1 Malha interna - controle preditivo digital modo corrente
O controle preditivo proposto em [40] baseia-se na predio da corrente no indutor
numprximo perodo de comutao a partir do conhecimento, no perodo atual, das seguintes
30
variveis: (i) tenso de entrada, (ii) tenso de sada e (iii) corrente no indutor. Esta tcnica
pode ser aplicada s trs formas bsicas de conversores: buck, boost e buck-boost, e utilizada
em diversas aplicaes de converso de energia.
A partir de quaisquer das tcnicas de CPM (vale, pico ou mdia) possvel obter a
corrente no indutor no instante de tempo futuro. A corrente no instante n + 1 obtida pela
lei geral do controle preditivo [40] e mostrada em (3.4), a qual pode ser deduzida a partir
da forma de onda da corrente no indutor como observada na Figura 3.16.
i
L
[n + 1] = i
L
[n] +m
1
d[n]T
S
+m
2
(1 d[n])T
S
,
= i
L
[n] +
V
CC
V
BB
L
d[n]T
S

V
BB
L
(1 d[n])T
S
,
= i
L
[n] +
V
CC
L
d[n]T
S

V
BB
L
T
S
, (3.4)
onde: m
1
representa a inclinao de subida da forma de onda da corrente;
m
2
representa a inclinao de descida da forma de onda da corrente.
t
m
1
i [ n- 1]
L
i [ n+1]
L
i
L
i [ n]
L
m
2
i
C
T
S
T
S
i [ n+2]
L
n T
S
( n- 1) T
S
( n+1) T
S
( n+2) T
S
d [ n- 1]
2
d [ n- 1]
2
T
S
i
Figura 3.16: Forma de onda da corrente no indutor com controle preditivo.
Como nemsempre possvel estimar e atuar de maneira to rpida como proposto em
(3.4), possvel estender essa relao para dois ciclos consecutivos como em (3.5), tornando
possvel sua implementao em processadores mais lentos. Logo possvel estimar a razo
cclica, d, no perodo n como em (3.6) de forma a tornar o erro, i
L
[n + 1] i
L
[n 1], igual
a zero, onde i
L
[n + 1] = i
C
a corrente de referncia.
i
L
[n + 1] = i
L
[n 1] 2
V
BB
L
T
S
+
V
CC
L
(d[n 1] +d[n])T
S
. (3.5)
d[n] = d[n 1] +
L
V
CC
T
S
(i
C
i
L
[n 1]) + 2
V
BB
V
CC
. (3.6)
31
A Figura 3.16 mostra a corrente no indutor quando h uma perturbao, i
L
, detec-
tada no instante (n 1)T
S
. Aps dois perodos a corrente no indutor segue a referncia,
aplicando a razo cclica no perodo n como indicada em (3.6).
A nalidade do mtodo de controle apresentado assegurar que a corrente mdia no
indutor acompanhe a referncia i
C
. A razo cclica requerida para o prximo perodo de
comutao baseada na amostra de corrente e de tenses de entrada e sada.
Modelagem da malha interna
Na grande maioria dos casos, uma aproximao simplicada suciente para projetar
a malha externa. Porm, em alguns casos, exigida uma dinmica para a malha externa que
necessita do clculo exato da resposta da malha interna. A organizao do controle com
mltiplas malhas mostrada na Figura 3.15. Visto que o controle preditivo proporciona uma
rpida resposta, possvel modelar a malha interna como uma fonte de corrente conforme
mostrado na Figura 3.17. Esta aproximao possvel desde que a malha externa de controle
de tenso opere numa taxa muito menor que a malha interna de controle de corrente. Neste
trabalho a malha de corrente foi projetada com uma taxa 10 vezes maior que a taxa da malha
externa de tenso.
C
v
i
C
B B
A/ D
v
B B
[ n]
v*
B B
C ( z)
P I
H
B B
Figura 3.17: Modelagem da malha interna como fonte de corrente.
A representao exata da malha interna para o controle preditivo dada em (3.7), j
que a corrente no indutor tem um atraso de dois perodos para seguir a corrente de referncia.
i
L
(z)
i
C
(z)
=
1
z
2
(3.7)
Ao se trabalhar com uma malha externa com uma taxa menor, utilizando a conside-
rao de que a corrente no indutor igual corrente de referncia, possvel projetar um
compensador PI para o controle da malha externa. Este projeto pode ser realizado direta-
32
mente no planoz, o que de certa forma minimiza o processo j que no necessrio realizar
transformaes do planos para o planoz, ou vice-versa.
3.4.2 Malha externa - controle proporcional-integral
No CPM o compensador PI controla diretamente a corrente no indutor. No controle
digital o PI representado pelo bloco C
PI
(z) como visualizado na Figura 3.15 e no controle
analgico pelo bloco C
v
(s) como visualizado na Figura 3.5. A corrente no indutor alimenta
o capacitor, C, e a carga. possvel observar que para uma mesma carga o controle modo
tenso ter uma ordem a mais do que para o CPM. Por esta razo muitos controles so do
tipo CPM j que possuem uma melhor resposta dinmica.
1
E( z ) V( z )
K
P
K
I
1- z
- 1
C ( z)
PI
E( z ) V( z )
Figura 3.18: Diagrama de blocos do PI.
O compensador PI utilizado na malha de controle externo tem a estrutura mostrada na
Figura 3.18 [41]. Esta estrutura bastante difundida na literatura sendo que pode-se encon-
trar este tipo de controle com a incluso de saturao dinmica denominada de anti windup,
que permite limitar separadamente as parcelas proporcional e integral do controlador do PI,
de maneira que a parte integral no restrinja a ao proporcional nos perodos transitrios
e evita-se uma resposta lenta do controlador quando o termo integral muito grande. A
incluso do anti windup no controlador tem tambm a vantagem de evitar o overow do
registrador acumulador do integrador.
Da Figura 3.18 pode-se escrever a funo de transferncia do compensador PI como
se segue:
C
PI
(z) =
V (z)
E(z)
= K
P
+K
I
_
1
z 1
_
= (K
P
+K
I
)
_
z
K
P
K
P
+K
I
z 1
_
= (K
P
+K
I
)
_
z z
1
z p
1
_
(3.8)
y[n] = (K
P
+K
I
)e[n] + (K
P
)e[n 1] +y[n 1] (3.9)
33
De (3.8) tem-se o ganho, o zero e o plo do controlador em funo das constantes
K
P
e K
I
. J (3.9) mostra a equao de diferenas do compensador PI em funo do erro e
da sada anteriores e do erro atual.
Dinmica do sistema de segunda ordem
Para um sistema de segunda ordem possvel determinar parmetros como o tempo
de acomodao, t
s
, com o critrio de 2% e o mximo sobre sinal, M
p
, em [28]. Tais parme-
tros so sucientes para descrever o comportamento dinmico do sistema de segunda ordem
e podem ser determinados por:
t
s
=
4
=
4
n
, (3.10)
e,
M
p
= e
= e
1
2
, (3.11)
onde: o coeciente de amortecimento;
n
a freqncia natural no amortecida;
d
a freqncia natural amortecida.
A freqncia natural amortecida do sistema calculada por
d
=
n
_
1
2
, sendo
que seu valor determina a parte imaginria do plo do sistema no planos conforme mostrado
a seguir:
s = +j
d
=
n
+j
n
_
1
2
. (3.12)
A representao desse ponto no planoz dada por [41]:
z = e
T
a
s
= e
T
a
n
+j
n
1
2
. (3.13)
onde: T
a
=
1
f
a
=
2
a
o perodo de amostragem;
f
a
a freqncia de amostragem;
a
a freqncia angular de amostragem.
34
De (3.13) pode-se representar esse ponto por um vetor no planoz cujo mdulo, |z|,
e fase, z, so dados por:
|z| = e
T
a
n
= e
1
2
2
. (3.14)
e,
z = T
a
n
_
1
2
= T
a
d
= 2
a
. (3.15)
Portanto a partir do mximo sobre sinal, M
p
, e do tempo de acomodao, t
s
,
possvel denir a localizao desejada dos plos de malha fechada. A determinao do M
p
dene diretamente o , por exemplo, um M
p
= 16,3 % equivale a um = 0,5. Conhecendo
o t
s
e o possvel determinar o
n
e posteriormente o
d
. Logo possvel ajustar o t
s
de acordo com f
a
. Uma boa relao obtida por
d
/
a
= 0,1. Deste modo projeta-se os
ganhos do compensador PI de modo que este atenda aos pr-requisitos da resposta dinmica
desejada para o sistema.
Lugar das razes
O mtodo do lugar das razes possibilita projetar o controle utilizando-se somente
o planoz. De acordo com o critrio de estabilidade, a funo de transferncia de malha
aberta deve satisfazer (3.16), ou seja, as condies de mdulo e ngulo so (3.17) e (3.19),
respectivamente [41].
F(z) = G(z)H(z) = 1. (3.16)
|F(z)| = 1, (3.17)
ou
(z z
1
)(z z
2
) (z z
m
)
(z p
1
)(z p
2
) (z p
m
)
=
1
K
, (3.18)
onde K o ganho de malha aberta, z
m
e p
m
so os zeros e plos de malha aberta, respecti-
vamente.
35
F(z) = (2k 1)180
o
. (3.19)
O PI possui ganho K
P
+ K
I
, tem-se tambm um plo xo em 1 e um zero mvel
em K
P
/(K
P
+K
I
), ambos no eixo real, como visto em (3.8). Logo, para a condio (3.19)
preciso encontrar a localizao do zero do PI no eixo real do planoz. A partir de (3.20)
determina-se o ngulo do zero,
1
, como observado na Figura 3.19.
1
+
2

1
= (2k 1)180
o
. (3.20)
Determinado
1
e a partir de alguns clculos trigonomtricos possvel determinar o
zero do PI em (3.21).
I m( z )
Re( z )
O
0
1 0
2
K
P
I
K +K
P
+ - = 180 0
1
0
2
O
1
p
1
z
1
p
2
1
Figura 3.19: Lugar das razes para o projeto do controle.
z
1
= Re{z}
Im{z}
tan
1
=
K
P
K
P
+K
I
. (3.21)
Para satisfazer a condio de mdulo (3.22) necessrio determinar o ganho, K,
como em (3.23), onde z dado em (3.14) e (3.15) que so determinados a partir M
p
,
a
e
t
s
. Portanto, do ganho, K, e ngulo,
1
, que satisfazem as condies de mdulo e ngulo,
respectivamente, so determinadas as constantes do compensador PI em (3.24) e (3.25).
(K
P
+K
I
)
z z
1
(z p
1
)
k
(z p
2
)
= 1. (3.22)
36
K =
1
z z
1
(z p
1
)
k
(z p
2
)
= K
P
+K
I
. (3.23)
K
P
= z
1
K =
K
P
K
P
+K
I
K. (3.24)
K
I
= K K
P
. (3.25)
Denidos os parmetros K
I
e K
P
do compensador PI, sua implementao realizada
atravs da equao de diferenas dada em (3.9).
3.5 Robustez e consideraes de projeto
Neste trabalho optou-se pelo uso do controlador preditivo para a malha interna de
corrente, contudo poderia utilizar um compensador PI assim como na malha externa [42]. A
opo pelo controlador preditivo por ser este estvel para uma ampla faixa de operao se
comparado ao compensador PI [43], o que no implica que ele seja melhor.
Contudo, alm da varivel controlada (i
L
), o controlador preditivo necessita da medi-
o das variveis de entrada e de sada do conversor. Apesar dessas variveis extras poderem
ser medidas indiretamente utilizando estimadores de estado, esse arranjo torna o controla-
dor mais suscetvel a variao dos parmetros, comprometendo seu desempenho dinmico.
Alm disso, o controlador preditivo necessita de uma compensao de tempo morto, por no
possuir uma caracterstica de integrador. Todos esses pontos fazem com que o controlador
preditivo seja mais sensvel a rudos, logo necessrio um maior cuidado com o projeto do
circuito de condicionamento de sinal.
Como observado em (3.5) pressupe-se que no controle preditivo sejam conhecidos
a indutncia e o perodo de comutao. Na prtica, o perodo de comutao, T
S
, xo.
Entretanto o valor da indutncia, L, pode sofrer variaes devido a variao da temperatura,
das condies de operao e envelhecimento. Alm disso essa indutncia possui tolerncia
em conseqncia do processo de fabricao
3.5.1 Variao da indutncia do conversor bidirecional
Para analisar o efeito da variao da indutncia, L, devido a discrepncia entre o
valor assumido para indutncia e o valor real, considere que o conversor esteja operando
37
em estado permanente e que ocorra uma perturbao i no sinal de controle, no perodo de
comutao (n 1). O erro d[n] entre o valor previsto da razo cclica e o valor de estado
permanente obtido pelas relaes (3.5) e (3.6) dado por:
d[n] =
L
V
CC
T
S
i, (3.26)
onde i = i
L
[n 1] i
C
.
Logo o erro na predio da razo cclica causa um erro, i[n + 1], na corrente no
instante n + 1 conforme mostrado a seguir:
i[n + 1] =
L
L
i. (3.27)
A observao das expresses anteriores permite concluir que o erro gerado pela dis-
crepncia no valor da indutncia do conversor ir decrescer nos prximos perodos de cha-
veamento desde que L < L. Uma anlise semelhante a da variao da indutncia pode ser
feita considerando variao do perodo de comutao.
Os fatores citados anteriormente so intrnsecos do mtodo baseado em predio.
Alm destes existem outros fatores que podem afetar o desempenho do sistema como a
resoluo dos ADCs e DPWMs.
3.5.2 Resoluo dos ADCs e DPWMs
O sistema mostrado na Figura 3.15 contm trs ADCs: (i) quantizador A/D do sinal
de corrente no indutor, i
L
, (ii) quantizador A/D do sinal de tenso do barramento CC, v
CC
,
e (iii) quantizador A/D do sinal de tenso da bateria, v
BB
; e dois DPWMs. Uma unidade
computacional determina a razo cclica imposta aos dispositivos semicondutores atravs do
DPWM a partir dos valores adquiridos pelos ADCs. O DPWM atua diretamente na planta
sem a utilizao dos tradicionais DACs. de interesse examinar a resoluo requerida dos
ADCs e DPWMs pois sabe-se que a quantizao um processo no-linear e pode causar
oscilaes indesejadas conhecidas como limit-cycling [36] [44].
Para satisfazer as especicaes de controle da malha de tenso, a resoluo dos
ADCs tm de garantir um erro menor do que a variao permitida da tenso da bateria,
v
BB
, como se segue:
v
BB
H
BB

v
AD m ax
2
n
AD
, (3.28)
38
onde: H
BB
o ganho do sensor e do condicionamento do sinal para a tenso da bateria;
n
AD
o nmero de bits do ADC;
v
AD m ax
a tenso de fundo de escala do ADC, para uma faixa de 0 a v
m ax
.
De (3.28) obtm-se o nmero de bits requerido para o ADC como
n
AD
= int
_
log
2
v
AD m ax
v
BB
H
BB
_
, (3.29)
onde int[ ] representa o arredondamento para o inteiro superior.
A expresso (3.29) fornece o nmero mnimo de bits do ADC para que a tenso da
bateria esteja dentro dos nveis desejados.
O DPWM produz um valor discreto da razo cclica. Isto signica que no estado
permanente somente um valor discreto de tenso da bateria pode ser obtido. Se o valor de
tenso desejado no pertence a um desses valores discretos a realimentao permitir dois
ou mais valores discretos para a razo cclica. Em sistemas de controle digital esta oscilao
denominada limit-cycling.
Uma condio necessria para evitar a oscilao que a variao causada na tenso
pela variao de umbit menos signicativo na razo cclica tem de ser menor que o bit menos
signicativo do ADC conforme a relao mostrada a seguir:
v
AD m ax
2
n
AD
H
BB
>
v
CC
2
n
PWM
, (3.30)
onde n
PWM
o nmero de bits do DPWM.
Desse modo, tem-se que a resoluo mnima requerida para o DPWM para evitar-se
o limit-cycling depende basicamente do valor da varivel em regime, do ganho do condicio-
namento e da resoluo do ADC conforme mostrado a seguir:
n
PWM
int
_
n
AD
+ log
2
_
v
BB
H
BB
v
AD m ax
D
__
. (3.31)
onde D a razo cclica em regime permanente.
39
O CPM possui vantagens como a fcil implementao e a aplicao em paralelismo
de conversores CC-CC. O paralelismo propicia um aumento da potncia nominal do sistema,
uma melhoria da conabilidade e permite futuras expanses do sistema.
O controle digital tem inmeras vantagens sobre o controle analgico, das quais
destacam-se a (i) baixa sensibilidade a variaes dos parmetros; (ii) reduo do nmero
de componentes passivos; (iii) possibilidade de implementao de controles avanados, pro-
teo e algoritmos de calibrao e (iv) exibilidade, o que permite modicar o projeto das
estratgias de controle, ou reprogram-lo totalmente sem precisar fazer modicaes signi-
cantes no hardware.
A fabricao dos microcontroladores e DSPs realizada de forma a tornar acessvel
a alta performance e o baixo custo dos processadores com perifricos adequados para o con-
trole de conversores estticos, o qual inclui ADC com mltiplos canais, encoders e gerador
PWM.
Se o processo de amostragem e comutao so apropriadamente sincronizados, o
efeito aliasing desaparece e o valor mdio do sinal amostrado tem sua reconstruo autom-
tica, o qual exatamente o valor ser controlado. Deste modo, a amostragem sncrona no
afeta a performance do controle e ajuda a reduzir a complexidade. O ltro passa-baixa, ou
anti-aliasing, para eliminar as oscilaes no sinal amostrado de fato removido.
O controle preditivo capaz de uma resposta dinmica muito rpida e robusto a
variaes dos parmetros. A sensibilidade a rudos do controle preditivo certamente mais
alta que do compensador PI, logo necessrio um maior cuidado com o projeto do circuito
de condicionamento de sinal.
40
Captulo 4
Simulaes Digitais
Os resultados de simulaes digitais apresentados neste trabalho foram obtidos uti-
lizando o programa ATP. O ATP uma verso livre de direitos autorais do EMTP. ATP e
EMTP so provavelmente os programas de simulao mais utilizados em todo o mundo [45].
Atualmente o ATP tem uma interface grca denominada ATPDraw (plataforma Windows),
tambm livre de direitos autorias, que facilita a estruturao dos circuitos [46].
Com o ATP possvel simular uma grande quantidade de casos de sistemas que
contenham redes eltricas e sistemas de controle analgico e digitais. Tem-se como caracte-
rsticas principais: (i) a regra de integrao trapezoidal que usada para resolver as equaes
diferenciais dos componentes do sistema no domnio do tempo, (ii) capacidade de interfa-
ceamento com mdulos de pacote de anlise transitria de sistemas de controle (do ingls,
Transient Analysis of Control Systems) (TACS) e MODELS que proporcionam a modela-
gem de sistemas de controle e componentes com caractersticas lineares ou no-lineares,
(iii) TACS um ambiente para simulao e anlise de sistemas de controle que utiliza a
representao clssica em diagrama de blocos (iv) MODELS suporta uma linguagem de pro-
gramao estruturada prpria, no qual possvel descrever qualquer algoritmo denido pelo
usurio.
4.1 Amostragem sncrona e controle preditivo
Nesta seo sero apresentados e discutidos os resultados de simulao obtidos com
o circuito mostrado na Figura 4.1 cujos parmetros so mostrados na Tabela 4.1. O passo
de simulao foi escolhido de maneira que os instantes de tempo no qual ocorrem as inter-
rupes sejam mltiplos inteiros do primeiro. Um resistor foi conectado em substituio ao
modelo da bateria para possibilitar a validao do controle e, deste modo, a tenso sobre o
resistor expressa como tenso da bateria, v
BB
.
Na Figura 4.1 observa-se o conversor bidirecional CC-CC PWM cuja topologia se
41
Figura 4.1: Diagrama esquemtico do conversor bidirecional para simulao do controle
preditivo no ATPDraw.
baseia em uma ponte half-bridge. Nota-se tambm a presena dos blocos TACS e MODELS,
que simulam o controle preditivo, o ADC e o DPWM. As simulaes so realizadas de modo
a aproximarem-se ao mximo das caractersticas do DSP como, por exemplo, a modulao
digital e os instantes das amostragens.
Tabela 4.1: Parmetros das simulaes no ATP/EMTP.
Parmetro Smbolo Valor
Tenso no Barramento CC v
CC
73 V
Capacitncia - ltro C 235 F
Indutncia L 175 H
Resistncia R 5
Freqncia de comutao 25 kHz
Freqncia de amostragem f
S
25 kHz
4.1.1 Amostragem Timer Underow com defasagem de um ciclo
A Figura 4.2 (a) mostra o comportamento do controle para uma variao em degrau
de 3 A para 6 A na corrente de referncia, i
L
. Na Figura 4.1 a referncia representada
pela varivel IREF, formada pela soma de duas fontes TACS de 3 A, onde ativada em
t = 9,995 ms. Nesta simulao a amostragem realizada na subida da corrente, ou seja,
quando o sinal de disparo FIRE1 referente ao dispositivo semicondutor, S
1
, est ativo. So
amostradas pelo ADC: tenso do barramento CC (v
CC
), tenso da bateria (v
BB
) e a corrente
42
no indutor (i
L
). Estas variveis so inseridas no MODELS como V CC, V BB e V CL,
respectivamente.
9.84 9.88 9.92 9.96 10 10.04 10.08 10.12
0
1
2
3
4
5
6
7
8
A
m
p
l
i
t
u
d
e
Tempo (ms)

i
L
Corrente pelo Indutor (A)
i
L
* Corrente de Referncia (A)
Sinal de Disparo (pu)
(a) Degrau em i
L
de 3 A para 6 A.
9.84 9.88 9.92 9.96 10 10.04 10.08 10.12
0
100
200
300
400
500
600
700
A
m
p
l
i
t
u
d
e
Tempo (ms)

Interrupo (Booleano)
Contador (Inteiro sem Sinal)
Sinal de Disparo
Comparador (Inteiro sem Sinal)
(b) Representao dos registradores.
Figura 4.2: Amostragem realizada na subida e controle preditivo de um ciclo.
A amostragem sincronizada atravs da interrupo gerada pelo bloco DPWM como
apresentado na Figura 4.2 (b). O bloco DPWM congurado em modo contador up/down
e realiza uma contagem crescente at 500 e, logo aps, decrescente at 0, quando gerada
a interrupo responsvel pelo sincronismo, este instante denominado timer underow.
Assim o DPWM demonstrado nesta simulao apresenta 1000 nveis distintos e o registrador
usado para sua implementao deve ter no mnimo 10 bits.
O controle atua de modo que a corrente no indutor siga a referncia com um atraso
de 40 s, ou seja, um perodo. A corrente mdia sempre amostrada na subida da corrente,
ou seja, metade da razo cclica concentra-se no incio do perodo e a outra metade no nal
do perodo.
43
4.1.2 Amostragem Timer Underow com defasagem de dois ciclos
A simulao cujo resultado apresentado na Figura 4.3 tem a mesma caracterstica
do mtodo relatado anteriormente. Contudo esta difere pelo fato do atraso de dois perodos
(80 s) para que a corrente no indutor siga o sinal de referncia.
9.84 9.88 9.92 9.96 10 10.04 10.08 10.12
0
1
2
3
4
5
6
7
8
A
m
p
l
i
t
u
d
e
Tempo (ms)

i
L
i
L
(a) Degrau em i
L
de 3 A para 6 A.
9.84 9.88 9.92 9.96 10 10.04 10.08 10.12
0
100
200
300
400
500
600
700
A
m
p
l
i
t
u
d
e
Tempo (ms)

Sinal de Disparo
Figura 4.3: Amostragem realizada na subida e controle preditivo de dois ciclos.
Este mtodo indicado para controladores digitais que necessitam de um tempo
maior para realizar os clculos, neste caso tem-se um perodo, T
S
, para realizar os clcu-
los, enquanto que no caso anterior tem-se uma frao do perodo,
D
2
T
S
, para realiz-los.
O controle preditivo de dois ciclos apresenta um atraso em dobro se comparado ao
controle preditivo de um ciclo. Deste modo a exigncia sobre o processamento diminui, j
que o tempo para execuo do algoritmo ser xo e igual a um perodo enquanto no controle
preditivo de um ciclo este tempo varivel e dependente da razo cclica.
44
O algoritmo desenvolvido em MODELS/ATP para o resultado apresentado na Fi-
gura 4.3 exibido no Apndice C.1.
4.1.3 Amostragem Timer Period Match com defasagem de dois ciclos
A Figura 4.4 mostra o controle preditivo com amostragem na descida com dois ciclos
para seguir a referncia. Observa-se que a razo cclica aplicada de uma s vez e no meio
do perodo enquanto no mtodo anterior a razo cclica dividida em duas partes, no incio
e nal do perodo.
9.86 9.9 9.94 9.98 10.02 10.06 10.10
0
1
2
3
4
5
6
7
8
A
m
p
l
i
t
u
d
e
Tempo (ms)

i
L
i
L
(a) Degrau em i
L
de 3 A para 6 A.
9.86 9.9 9.94 9.98 10.02 10.06 10.10
0
100
200
300
400
500
600
700
A
m
p
l
i
t
u
d
e
Tempo (ms)

Sinal de Disparo
Figura 4.4: Amostragem realizada na descida e controle preditivo de dois ciclos.
A amostragem das tenses e corrente, para o timer period match, ocorre no meio do
perodo de comutao. Neste caso, tem-se o valor mdio da corrente, na metade da descida
da corrente.
45
4.2 Robustez do controle preditivo
A partir dos resultados de simulaes possvel vericar o efeito da variao do
valor da indutncia do conversor bidirecional. As Figuras 4.5 e 4.7 mostram dois casos
extremos de variaes da indutncia de 75 H e +75 H, respectivamente, para uma
indutncia estimada em 175 H. Essa variao corresponde a uma variao de 43 %,
aproximadamente.
A Figura 4.6 mostra o comportamento da razo cclica para o caso da Figura 4.5, no
qual o valor real da indutncia inferior ao valor inserido no algoritmo de controle. Observa-
se, neste caso, que resposta tem caractersticas de um sistema sub-amortecido. Para efeito de
comparao exibido nesta gura o caso no qual o valor da indutncia inserido no algoritmo
igual ao valor real.
9.8 10 10.2 10.4 10.6 10.8 11 11.2
0
2
4
6
8
10
12
14
C
o
r
r
e
n
t
e

(
A
)
Tempo (ms)

i
L
Corr. pelo Indutor
i
L
* Corr. de Referncia
Figura 4.5: Indutncia da planta alterada para 100 H.
9.8 10 10.2 10.4 10.6 10.8 11 11.2
0
0.1
0.2
0.3
0.4
0.5
R
a
z
o

c
c
l
i
c
a

D

(
P
U
)
Tempo (ms)
L = 0,175 mH
L = 0,100 mH
Figura 4.6: Comparao das razes cclicas para desvios no parmetro L.
A Figura 4.8 mostra o comportamento da razo cclica para o caso da Figura 4.7,
46
no qual o valor real da indutncia superior ao valor inserido no algoritmo de controle.
Observa-se, neste caso, que resposta tem caractersticas de um sistema super-amortecido.
9.8 10 10.2 10.4 10.6 10.8 11 11.2
0
2
4
6
8
10
12
14
C
o
r
r
e
n
t
e

(
A
)
Tempo (ms)

i
L
Corr. pelo Indutor
i
L
* Corr. de Referncia
Figura 4.7: Indutncia da planta alterada para 250 H.
9.8 10 10.2 10.4 10.6 10.8 11 11.2
0
0.1
0.2
0.3
0.4
0.5
R
a
z
o

c
c
l
i
c
a

D

(
P
U
)
Tempo (ms)
L = 0,175 mH
L = 0,250 mH
Figura 4.8: Comparao das razes cclicas para desvios no parmetro L.
Nas Figura 4.5 e Figura 4.7 observar-se a robustez do controle preditivo. Quando
a variao da indutncia negativa
1
, 100 H, observa-se que o controle prediz de forma
errnea, mas est sempre em torno do valor desejado e em regime permanente o erro
nulo. Caso a variao seja positiva, 250 H, o controle tem caracterstica de sistema super-
amortecido e a resposta do controlador alcana o valor desejado no regime permanente,
conforme previsto em (3.27).
Estas simulaes permitem avaliar o comportamento do controlador preditivo diante
s discrepncias no valor da indutncia do conversor bidirecional. As discrepncias so
normalmente causadas pelo envelhecimento e/ou pela tolerncia na fabricao.
1
Em relao ao valor fornecido ao controlador preditivo, implementado no bloco MODELS
47
4.3 Controle da malha externa
O controle da malha externa utiliza o compensador PI. Esta malha projetada de
acordo com os parmetros dados na Tabela 4.1. Para a malha interna utilizado o controle
preditivo de dois ciclos. A Figura 4.9 mostra o lugar das razes para M
P
= 20 %, t
p
= 5 ms
e f
a
= 2500 Hz, referente Figura 4.10.
Figura 4.9: Lugar das razes para f
a
= 2500 Hz.
0 5 10 15 20 25 30 35
0
10
20
30
40
50
60
A
m
p
l
i
t
u
d
e
Tempo (ms)

Tenso VBB (V)
Corrente de referncia (A)
Figura 4.10: Controle de tenso: malha externa a 2500 Hz.
Nas Figura 4.10 e Figura 4.12 possvel observar o comportamento da tenso em
R (v
BB
), da corrente no indutor (i
L
) e da corrente de referncia (i
L
). Em t = 0 ms
aplicado um degrau no sinal de referncia de tenso, de 0 V para 40 V . O capacitor (C) est
inicialmente descarregado. Em t = 20 ms a resistncia, que modela a carga, variada em
degrau, de 5 para 4 . O controle foi projetado para um capacitor (C) de 235 F e um
resistor (R) de 5 .
48
Afreqncia da malha externa para o resultado apresentado na Figura 4.10 2500 Hz,
ou seja, a malha externa tem uma taxa 10 vezes menor que a malha interna.
A Figura 4.11 mostra o lugar das razes para M
P
= 20 %, t
p
= 10 ms e f
a
=
1250 Hz, referente Figura 4.12.
Figura 4.11: Lugar das razes para f
a
= 1250 Hz.
0 5 10 15 20 25 30 35
0
10
20
30
40
50
60
A
m
p
l
i
t
u
d
e
Tempo (ms)

Tenso VBB (V)
Corrente de referncia (A)
Figura 4.12: Controle de tenso: malha externa a 1250 Hz.
No resultado apresentado na Figura 4.12, a malha externa tem uma taxa 20 vezes
menor que a malha interna, ou seja, 1250 Hz.
A partir destes resultados possvel comprovar que a modelagem adotada para a
malha interna funciona conforme previsto, desde que tenha uma taxa muito menor do que a
malha externa.
49
4.4 Resoluo dos ADCs e DPWMs
Nesta seo so demonstrados os efeitos causados pela quantizao tanto dos ADCs
quando DPWMs. As simulaes se referem ao circuito da Figura 4.1, para o qual so ava-
liados os efeitos da quantizao na malha de realimentao interna. Dadas as variaes de
tenses e correntes permitidas, calcula-se as resolues requeridas do ADC e do DPWM de
acordo com o apresentado em (3.29) e (3.30), de modo a evitar o lilmit-cycling
As Figura 4.13 e Figura 4.14 mostram o efeito dos conversores sobre a corrente
controlada cuja corrente de referncia 6 A. Na Figura 4.13 observa-se as formas de onda
da corrente no indutor e da corrente quantizada adquirida pelo ADC, onde o ADC tem uma
resoluo de 12 bits e o DPWM de 10 bits. Na Figura 4.14 observa-se as mesmas formas de
onda da gura anterior porm neste caso o ADC tem uma resoluo de 8 bits e o DPWM de
7 bits. O fundo de escala do ADC de 3 V , sendo que os ganhos e offset do condicionamento
foram ajustados de forma a amostrar correntes na faixa de 50 A a 50 A e tenses na faixa
de 0 V a 270.
0 1 2 3 4 5 6 7 8 9 10
0
2
4
6
8
10
C
o
r
r
e
n
t
e

(
A
)
Tempo (ms)
Corrente pelo Indutor
Corrente Adquirida
Figura 4.13: Corrente no indutor para ADC de 12 bits e DPWM de 10 bits.
0 1 2 3 4 5 6 7 8 9 10
0
2
4
6
8
10
C
o
r
r
e
n
t
e

(
A
)
Tempo (ms)
Corrente Adquirida
Figura 4.14: Corrente no indutor para ADC de 8 bits e DPWM de 7 bits.
Estes resultados mostram que possvel modelar o efeito da resoluo dos ADCs
50
e DPWMs no bloco MODELS, possibilitando observar a variao destas resolues e seus
efeitos por uma larga faixa de valores facilitando a denio das resolues mnimas reque-
ridas do controlador digital.
4.5 Conversor operando no modo bidirecional
A Figura 4.15 mostra o esquemtico da simulao do conversor operando como bi-
direcional. Este esquemtico serve como referncia para as simulaes apresentadas nesta
seo. O barramento CC e o banco de baterias so substitudos por capacitores de elevada
capacitncia de modo a possibilitar a simulao. O enfoque desta simulao mostrar o
comportamento do controle preditivo durante a transposio de quadrantes, ou seja, quando
a corrente inverte o sentido.
Figura 4.15: Esquemtico do conversor operando como bidirecional no ATPDraw.
Uma das principais caractersticas do conversor half-bridge a sua capacidade de
transpor entre os quadrantes sem a necessidade de qualquer dispositivo mecnico. Ou seja,
ele possibilita transpor do estgio de carga para o de descarga e vice-versa de modo suave e
rpido apenas atravs do controle da razo cclica que complementar.
Na Figura 4.16 observa-se a mudana na corrente de referncia de 30 A para 30 A
e a corrente no indutor devido a resposta do controle preditivo de um ciclo. Constata-se que
necessrio mais de um ciclo para que a corrente siga a referncia e isto devido ao fato
de a inclinao de descida da corrente ser depende da indutncia e da diferena de tenso
(v
CC
v
BB
) sobre os terminais do indutor.
51
3.5 4 4.5 5 5.5 6 6.5 7
45
30
15
0
15
30
45
C
o
r
r
e
n
t
e

(
A
)
Tempo (ms)

Corrente de referncia
Figura 4.16: Inverso da corrente no indutor com controle preditivo de um ciclo.
J a Figura 4.17 mostra a mesma simulao anterior porm para o controlador pre-
ditivo com dois ciclos de atraso. Observa-se o controlador atua de forma semelhante ao
controle anterior mas tem o dobro de atraso para seguir o sinal de referncia.
3.5 4 4.5 5 5.5 6 6.5 7
45
30
15
0
15
30
45
C
o
r
r
e
n
t
e

(
A
)
Tempo (ms)

Corrente de referncia
Figura 4.17: Inverso da corrente no indutor com controle preditivo de dois ciclos.
Os dois resultados mostram o quo rpida a transio entre os dois estgios e com-
prova que possvel inverter o uxo de energia atravs do controle das razes cclicas e sem
a utilizao de quaisquer dispositivos mecnicos.
O ATP/EMTP uma ferramenta poderosa no que diz respeito ao projeto e estudo
das tcnicas de amostragem e controle. A partir dele possvel estudar alguns detalhes das
52
tcnicas de amostragem e do controle antes mesmo da implementao prtica, o que evita
riscos ou perdas e otimiza o tempo de execuo.
A amostragem sncrona fundamental para a implementao do controle digital pois
facilita o projeto do condicionamento do sinal e do controle. Esta tcnica evita incluir ltros,
analgicos ou digitais, cuja nalidade seria reduzir as componentes de alta freqncia resul-
tantes do processo de chaveamento. Assim a funo de transferncia da planta se torna mais
simples.
As simulaes permitem vericar o efeito da resoluo dos ADCs e DPWMs sobre
o controle assim como a variao da indutncia. O controle preditivo se mostra robusto e
rpido. comprovada a realizao do mtodo com defasagem de dois ciclos, sendo este
bastante til por diminuir a exigncia sobre o processador.
As simulaes mostram o comportamento dinmico do controle com duas malhas e
que a simplicao efetuada no modelo da malha interna no inui de modo signicativo nos
resultados. A capacidade do conversor de transpor entre os quadrantes sem a necessidade de
qualquer dispositivo auxiliar comprovada.
As simulaes permitiram minimizar o tempo e os erros na construo do prottipo,
possibilitando testar as tcnicas de amostragem e de controle e assim denindo os mtodos
adequados mesmo antes da construo.
53
Captulo 5
Implementao Experimental
Este captulo explicita as caractersticas de um prottipo do conversor bidirecional
CC-CC PWM de 3 kW e os resultados alcanados. O conversor formado pela conexo em
paralelo de duas chaves semicondutoras SK45GB63 (half-bridge) da Semikron, e controlado
a partir de um DSP TMS320F2812 da Texas Instruments. Este conversor foi empregado na
usina de gerao PV presente no campus da Universidade Federal de Juiz de Fora.
A princpio so realizados testes numa carga resistiva (em substituio bateria) e
posteriormente so apresentados os resultados obtidos com a bateria interligada ao sistema
PV. A utilizao da carga resistiva em vez de uma bateria foi o procedimento adotado para
vericar o funcionamento do controle para que posteriormente fosse conectada a bateria.
O comportamento do controle quando da variao da carga e da tenso do barramento
CC vericado para a carga resistiva. A bateria interligada ao sistema PV e da qual extrai-
se dados da carga, descarga e transio entre os dois quadrantes.
A freqncia de comutao e amostragem adotada 25 kHz. Para o correto funci-
onamento do conversor importante dimensionar a tenso do barramento CC de forma que
esta seja sempre superior a 65 V , isto , se a bateria chumbo-cido composta de 24 clu-
las, ou seja, 48 V nominal. A tenso mxima do barramento est limitada pelas perdas no
conversor quando operando como boost, ou seja, recomenda-se que o barramento CC tenha
tenso de at 200 V , aproximadamente 4 vezes a tenso da bateria, pois a partir disso as
perdas se tornam considerveis.
O conversor pode trabalhar com tenses de at 600 V e correntes de at 90 A, mas
do modo como foi implementado est limitado a 270 V e 50 A. Esta limitao imposta
pelos transdutores (sensores de efeito Hall) usados para as medies das tenses e correntes.
Caso seja necessrio trabalhar com tenses mais elevadas no barramento CC recomenda-
se aumentar o nmero de clulas da bateria e reajustar os transdutores. Para cada banco
de baterias deve-se utilizar um ou mais conversores e nunca conectar clulas ou baterias
em paralelo diretamente, pois o balanceamento torna-se imprevisvel. A bateria utilizada
54
apresenta os parmetros mostrados na Tabela 2.1.
5.1 Circuitos de interface entre o conversor e o DSP
A Figura 5.1 mostra o diagrama esquemtico completo do prottipo desenvolvido
para a interface entre o conversor bidirecional CC-CC PWM e o DSP. Nesta observa-se
a disposio do conversor baseado em half-bridge, circuito de condicionamento de sinais,
circuito de disparo, DSP, entre outros.
+ 1 5 V
G N D
+ 5 V
P W M 1 P W M 4
T OP 1 B OT 1 + V S G N D
+ 1 5 V
- 1 5 V
A DCI NA 0
I L V B B
L A 5 5 - P
L V 2 5 - P
+ -
L V 2 5 - P
DSP T MS3 2 0 F 2 8 1 2
C
S
L
v
v
i
2
S
1
L
B B
C C
D
2
D
1
1 2 3 4
V C C
+ -
A DCI NA 1 A DCI NA 2 G N D
G N D
Pl ac a de Condi c i onament o
de Si nal
Pl aca de Si nal
de Di s par o
Fo n t e
G N D G N D G N D G N D
V C E 2 E 2 G 2 V C E 1 E 1 G 1
S
2
S
1
D
2
D
1
V C E 2
G 2
E 2
V C E 2
G 2
E 2
V C E 1
G 1
E 1
V C E 1
G 1
E 1
S K HI 2 0 OP
1 2 3 4 1 2 3 4
Figura 5.1: Diagrama esquemtico do circuito de interface.
Dois mdulos transistor bipolar com gate isolado (do ingls, Insulated Gate Bipo-
lar Transistors) (IGBT) (SK45GB063) [47] que possuem uma congurao half-bridge so
conectados em paralelo para dobrar a capacidade de corrente do conversor. Estes mdu-
los so facilmente conectados em paralelo j que apresentam um coeciente de temperatura
positivo. Eles suportam uma tenso coletor emissor, V
CE
, de at 600 V e tipicamente apre-
sentam o V
CE
de saturao igual a 1,8 V , o tempo para ligar o dispositivo t
on
menor que
100 ns e para desligar t
off
menor que 300 ns. Os IGBTs apresentam como um das vanta-
55
gens o disparo por tenso V
GE
, que neste trabalho de +15 V e 8 V para ligar e desligar,
respectivamente.
A Figura 5.2 mostra uma fotograa do prottipo de 3 kW enquanto que a Figura 5.3
mostra uma fotograa onde possvel visualizar o DSP, a placa de condicionamento de sinal
e a placa de sinal de disparo, cujos circuitos sero detalhados em subsees posteriores.
Figura 5.2: Prottipo de 3 kW do conversor bidirecional.
Figura 5.3: DSP, placa de condicionamento de sinal e placa de sinal de disparo.
56
5.1.1 Circuito de condicionamento de sinal
O circuito de condicionamento visualizado em detalhe na Figura 5.4, o qual possui
trs canais. Esta placa necessita de suprimento de energia nas tenses de +15 V e 15 V . O
REF02 um Circuito Integrado (CI) que fornece uma tenso de referncia precisa de 5 V ,
o que possibilita a adio de um sinal CC que independe da tenso da fonte. Para o canal de
corrente necessria uma tenso CC de 1,5V adicionada ao sinal antes da aquisio do DSP
a qual possibilita a aquisio de correntes negativas. A Tabela 5.1 exibe os parmetros do
circuito de condicionamento de sinal.
+ 1 5 V - 1 5 V
RE F 0 2
A DCI NA 0
A DCI NA 1
A DCI NA 2
G N D
G N D
G N D
I L
V B B
V C C
G N D
R2
R2
R1
R1
P 1
R3
P 1
R1
P 1
R3
P 1
R1
R1
R4
R4
R4
R1
R5
P 1
P 1
L A 5 5 - P
L V 2 5 - P
L V 2 5 - P
T L 0 7 4 _ 1
1 N4 1 4 8
1 N4 1 4 8
1 N4 1 4 8
4
2 6
+
-
+
-
T L 0 7 4 _ 2
T L 0 7 4 _ 2
4
1 1
4
1 1
4
1 1
T L 0 7 4 _ 2
T L 0 7 4 _ 2
T L 0 7 4 _ 1
4
1 1
4
1 1
4
1 1
3 V
3 V
3 V
3
2
1
1 4
1 3
1 2
6
5
7
8
1 0
9
1 4
1 3
1 2 8
9
1 0
1
2
3
4
1
2
3
4
1
2
3
4
Figura 5.4: Circuito de condicionamento de sinal.
Tabela 5.1: Parmetros referentes ao circuito de condicionamento de sinal.
Sigla Especicao Valor
R1 0,5 W 100
R2 5 W 27 k
R3 0,5 W 27 k
R4 0,5 W 1 k
R5 0,5 W 15 k
P1 3006P 100 k
Diodos de sinal 1N4148 e diodos Zener so adicionados sada de cada canal com o
57
intuito de proteger o DSP contra sobre-sinal e corrente negativa. Estes dispositivos inseridos
tm como inconveniente a adio de no-linearidades no sinal adquirido.
Transdutores de tenso e corrente
O transdutor de tenso empregado o LV 25-P [48] que permite leituras de tenso na
faixa de 10 V a 500 V tendo como entrada uma corrente de fundo de escala de 10 mA que
corresponde a uma corrente de sada de 25 mA. A tenso de fundo de escala estabelecida
pelo resistor R2. No prottipo desenvolvido R2 dado na Tabela 5.1 e foi escolhido para
possibilitar a leitura de tenses na faixa de 0 V a 270 V . Para o suprimento de energia so
utilizadas as tenses de +15 V e 15 V .
O transdutor de corrente empregado o LA 55-P [49] que permite leituras de corrente
at 50 A tendo como sada uma corrente de fundo de escala de 50 mA. No prottipo ele
congurado de modo a permitir leituras de corrente na faixa de 50 A a 50 A. A disposio
do transdutor no circuito extremamente importante pois o sentido da corrente inuencia
diretamente no controle e de acordo com o adotado aqui, uma corrente positiva signica que
a bateria est sendo carregada e caso negativa a bateria est sendo descarregada.
5.1.2 Circuito de condicionamento do sinal de disparo
O sinal PWM fornecido pelo DSP um sinal digital que apresenta tenso de 3,3 V
em nvel lgico um e 0 V em nvel lgico zero. A Figura 5.5 mostra a placa do sinal de
disparo que possui um inversor com coletor aberto de tal forma que para um sinal de entrada
de 3,3 V ou 0 V tenha como sada 0 V ou 15 V , respectivamente. Estes nveis de tenso so
requeridos pelo SKHI20OP. O Resistor R1 (1 k / 0,5 W) conectado sada do inversor
(coletor aberto) e fonte de 15 V . Alm do sinal de disparo para os dispositivos S
1
e S
2

tambm repassado ao SKHI20OP o suprimento de energia, +V S, de +15V .
+ 1 5 V
G N D
+ 5 V
P WM 1
P WM 4
T OP 1
B OT 1
+ V S
G N D
G N D
G N D
R1
R1
7 4 0 6
7 4 0 6
1 1 1 0
8 9
1 4
7
1 4
7
Figura 5.5: Circuito do sinal de disparo.
58
O SKHI20OP encarregado da isolao, da proteo contra curto e do condiciona-
mento do sinal aos nveis de 15 V e 8 V . A Figura 5.6 mostra a forma de onda da corrente
no indutor e do sinal de disparo do dispositivo S
2
, v
GE2
, tenso de G2 em relao ao E2. A
Figura 5.7 mostra os pontos onde so adquiridos os dados exibidos na Figura 5.6.
CH1> CH2>
Figura 5.6: Sinal de disparo do dispositivo S
2
(CH1 trao inferior) e corrente no indutor
(CH2 trao superior). (Escala Horizontal: 50 s/div.; Escala vertical: CH1 10 V/div.
e CH2 2,5 A/div.)
C
S
L
v
v
i
2
S
1
L
B B
C C
D
2
D
1
S
2
S
1
D
2
D
1
Figura 5.7: Circuito esquemtico da aquisio de v
GE2
e i
L
.
5.2 Controle de corrente
O controle modo corrente preditivo implementado em DSP utilizando o mtodo
de dois ciclos. De acordo com o algoritmo implementado todo o processo de aquisio e
controle deve utilizar no mximo 6000 ciclos (clocks). Um dos inconvenientes do mtodo de
controle preditivo a necessidade da execuo de uma diviso, pois um processo relativa-
mente demorado, ou seja, consome muitos ciclos de mquina.
A Figura 5.8 exibe o comportamento para uma variao em degrau na corrente de
referncia de 3 A para 5 A e vice-versa. Esse teste realizado em uma carga resistiva.
59
CH1> CH2>
Figura 5.8: Tenso na carga (CH1 trao superior) e corrente no indutor (CH2 trao
inferior). (Escala Horizontal: 1 ms/div.; Escala vertical: CH1 10 V/div. e CH2
5 A/div.)
A Figura 5.9 mostra o comportamento da tenso de sada e corrente no indutor
quando h uma variao em degrau na carga de 8,4 para 4,6. Neste caso observa-se o
comportamento do controle modo corrente preditivo para variao da carga. Nota-se que a
corrente mdia permanece a mesma e conseqentemente a tenso decresce. A taxa de decai-
mento da tenso dada pela constante de tempo circuito RC de sada para C = 235 s. A
Figura 5.10 mostra os pontos onde so adquiridos os dados exibidos na Figura 5.9.
CH1> CH2>
Figura 5.9: Tenso na carga (CH1 trao superior) e corrente no indutor (CH2 trao
5 A/div.)
60
C
S
L
v
v
i
2
S
1
L
B B
C C
D
2
D
1
S
2
S
1
D
2
D
1
BB
e i
L
.
5.3 Variao da tenso do barramento CC
Em sistemas PV h freqentes variaes na tenso do barramento CC. Estas podem
ser provenientes da rede CA assim como do nvel de insolao. Portanto so realizados
alguns testes para vericar o comportamento do controle quanto a estas variaes.
A Figura 5.11 mostra a forma de onda da tenso no barramento CC e da corrente no
indutor quando h uma variao em degrau na tenso do barramento de 10 V . A Figura 5.12
mostra os pontos onde so adquiridos os dados exibidos nas Figura 5.11 e Figura 5.13.
CH1> CH2>
Figura 5.11: Tenso do barramento CC (CH1 trao superior) e corrente no indutor (CH2
trao inferior). (Escala Horizontal: 5 ms/div.; Escala vertical: CH1 20 V/div. e CH2
5 A/div.)
Quando o sistema PV interligado a uma rede CA desequilibrada (60 Hz) podem
surgir ondulaes na tenso CC do barramento cuja freqncia fundamental 120 Hz. A
Figura 5.13 mostra como o controle modo corrente funciona adequadamente. Neste caso
observa-se que a freqncia de 120 Hz modulada na forma de onda da corrente.
Observa-se que o controle nos dois casos mostrados mantm a varivel controlada
(corrente mdia na carga) constante mesmo com variao na tenso do barramento. A ondu-
61
C
S
L
v
v
i
2
S
1
L
B B
C C
D
2
D
1
S
2
S
1
D
2
D
1
CC
e i
L
.
CH1> CH2>
Figura 5.13: Tenso do barramento CC (CH1 trao superior) e corrente no indutor (CH2
trao inferior). (Escala Horizontal: 5 ms/div.; Escala vertical: CH1 20 V/div. e CH2
5 A/div.)
lao da corrente no indutor aumenta ou diminui proporcionalmente tenso sobre o indutor,
mas o valor mdio mantido constante o que caracteriza a atuao do controle.
5.4 Bateria interligada ao sistema PV
Aps os testes de validao do controle com cargas resistivas, a bateria interligada
ao sistema PV e os resultados obtidos so apresentados nesta seo. A estrutura do sistema
adotada nos testes foi a descentralizada, como na Figura 2.1, sendo o banco de baterias
alocado fora do uxo principal de energia.
A Figura 5.14 mostra a tenso do barramento CC e a corrente no indutor em regime
permanente onde a corrente de referncia 10 A. Os valores mdios da tenso e corrente
observados so 108 V e 11 A.
Nos testes realizados a maior corrente imposta a bateria foi 25 A, obtendo uma potn-
62
CH1>
CH2>
Figura 5.14: Tenso no barramento CC (CH1 trao superior) e corrente no indutor (CH2
trao inferior). (Escala Horizontal: 50 s/div.; Escala vertical: CH1 40 V/div. e CH2
10 A/div.)
cia de 1,5 kW, aproximadamente. A carga da bateria foi realizada com energia proveniente
tanto das clulas PV como da rede CA. Alm disso foi possvel a injeo de energia na rede
CA proveniente da bateria.
As Figuras 5.16 e 5.17 mostram a tenso na bateria e a corrente no indutor quando
a bateria est submetida aos estgios de descarga e carga, respectivamente. Observa-se que
a tenso na bateria maior quando submetida ao estgio de carga. A Figura 5.15 mostra os
pontos onde so adquiridos os dados exibidos nas Figura 5.16, Figura 5.17, Figura 5.18 e
Figura 5.19.
C
S
L
v
v
i
2
S
1
L
B B
C C
D
2
D
1
S
2
S
1
D
2
D
1
BB
e i
L
.
O processo de inverso do sentido da corrente, do ponto de vista do controle, bas-
tante simples. Para inverter o sentido da corrente basta mudar a corrente de referncia. Caso
a referncia de corrente seja positiva, o conversor estar em modo de carga da bateria e caso
negativa estar em modo de descarga. A Figura 5.18 mostra o exato momento em que
modicada a corrente de referncia.
A transio entre o processo de carga e descarga realizada de forma suave e rpida,
variando apenas a razo cclica imposta aos dispositivos S
1
e S
2
. Para a realizao deste
63
CH1>
CH2>
Figura 5.16: Tenso na bateria (CH1 trao superior) e corrente no indutor (CH2 trao
inferior). (Escala Horizontal: 50 s/div.; Escala vertical: CH1 10 V/div. e CH2
2,5 A/div.)
CH1>
CH2>
inferior). (Escala Horizontal: 50 s/div.; Escala vertical: CH1 10 V/div. e CH2
2,5 A/div.)
controle necessria apenas a aquisio das tenses e da corrente no indutor.
Nota-se que o processo de controle inverte a corrente muito rapidamente. A Figura
5.19 mostra o comportamento da tenso na bateria e corrente no indutor quando a referncia
modicada de 3 A para 6 A e vice-versa. Modicando apenas a varivel relativa a corrente
de referncia possvel inverter o uxo de energia.
64
CH1>
CH2>
2,5 A/div.)
CH1>
CH2>
2,5 A/div.)
Os resultados do controle digital mostraram-se bastante satisfatrios, dos quais destaca-
se a construo do algoritmo de controle preditivo em MODELS compatvel com a imple-
mentao do algoritmo utilizado no DSP. A seqncia utilizada neste trabalho, modelagem
digital no ATP/EMTP e posterior construo do prottipo, propiciou a reduo de erros na
construo dos algoritmos e do tempo de projeto.
65
A amostragem dos sinais no meio do perodo de comutao garante maior imunidade
do sistema de controle a rudos de chaveamento, isto , a tcnica evita o emprego de ltros
que aumentam a complexidade da planta do sistema a ser controlado. Entretanto necessrio
vericar o efeito do atraso na amostragem sobre o valor mdio da varivel amostrada, pois
este atraso causa um desvio no valor mdio no regime permanente.
A partir dos testes realizados com a variao da tenso no barramento CC constatou-
se que o controle preditivo capaz de eliminar ondulaes da corrente na carga provenientes
da variao da tenso do barramento CC. Sabe-se que estas ondulaes so uma das causas
de falhas prematuras das baterias em sistemas PV logo conclui-se que este controle atua
evitando estas ondulaes e propiciando um aumento da vida til das baterias.
Os resultados para a carga e descarga da bateria se mostraram bastante satisfatrios.
Destacando-se que a bateria foi submetida ao processo de carga tanto com energia proveni-
ente dos painis PV quanto da rede CA e no processo de descarga, a energia foi direcionada
a rede CA.
A inverso do sentido da corrente, ou seja, a transio entre o processo de carga
e descarga se mostrou suave, rpido, seguro. Esta inverso possvel simplesmente pela
mudana na referncia de corrente e sem a necessidade de qualquer dispositivo auxiliar.
66
Captulo 6
Conversores Interleaved
Este captulo investiga a operao de uma topologia interleaved de conversor CC-CC
bidirecional com um controlador preditivo de corrente. O principal objetivo aqui reduzir
as ondulaes na corrente da bateria de maneira a aumentar a sua vida til sem reduzir o
desempenho dinmico do controlador.
6.1 Consideraes iniciais
Conversores interleaved so uma alternativa interessante para muitas aplicaes de-
vido a suas vantagens em termo de resposta dinmica, do cancelamento de ondulaes,
reduo da interferncia eletromagntica (do ingls, Electromagnetic Interference) (EMI),
melhor gerenciamento trmico e otimizao do projeto. So quanticados os benefcios do
ponto de vista do tamanho e reduo das perdas dos componentes passivos. Um extenso
estudo tem sido realizados considerando as tecnologias e componentes atuais e suas impli-
caes no projeto nal [50].
A utilizao de tcnicas de controle digital associada a esses conversores incorpora
uma maior exibilidade e rapidez no projeto e ajuste dos parmetros controladores. O de-
sempenho da topologia interleaved controlada a partir de uma estratgia de controle digi-
tal preditivo avaliada atravs de resultados de simulaes digitais realizadas no programa
ATP/EMTP.
As tcnicas interleaved convencionais consistem no paralelismo de m conversores
que operam com defasagem relativa, , (6.1). As correntes defasadas so adicionadas e
ento uma reduo das ondulaes e dos harmnicos so alcanados.
=
2
m
, (6.1)
67
A Figura 6.1 mostra o circuito esquemtico da estrutura de converso interleaved
do conversor bidirecional em corrente para m conversores no-isolados. A corrente nos
indutores so entrelaadas devido ao defasamento provocado pelo atraso dos sinais de
disparo dos dispositivos semicondutores de cada conversor.
L
L
L
V
1
V
2
1
2
m
Figura 6.1: Estrutura interleaved do conversor bidirecional.
Na Figura 6.2 possvel observar as formas de onda das correntes nos indutores de
dois conversores em congurao interleaved e a adio das duas, que resulta na corrente
da bateria. A transformada de Fourier mostra que a corrente resultante do interleaved apre-
senta caractersticas interessantes como uma menor amplitude e uma maior freqncia, onde
a freqncia fundamental resultante dada pelo fator m. Portanto, no caso esboado, as
componentes de freqncia com defasagem de 180
o
so anuladas, componentes mpares, e
as que esto em fase so somadas, componentes pares.
t
i
L
i
L 1
i
L 2
i
L S OMA
T
1
T
2
0 1 2 3 4 5
0
1 8 0
0 1 2 3 4 5
T R A N S F O R M A D A
DE F OURI E R
k
k
Figura 6.2: Forma de onda das correntes com dois conversores interleaved.
68
6.2 Simulaes no programa ATP/EMTP
Os resultados de simulao apresentados nesta seo referem ao esquema visualizado
na Figura 6.3 e os parmetros utilizados so os mesmos da Tabela 4.1.
Figura 6.3: Esquemtico da simulao do conversor interleaved no ATPDraw.
Na gura 6.3 verica-se que a nica diferena emhardware necessria para a incluso
de conversores interleaved so os canais de condicionamento de sinais referente s correntes
dos novos conversores adicionados e os sinais de disparo para os mesmos, alm, claro, dos
conversores. Portanto algo bem simples de ser realizado e que traz vantagens expressivas
como j relatado anteriormente. Os resultados apresentados foram simulados com o controle
preditivo de um ciclo.
AFigura 6.4 mostra as formas de ondas das corrente para trs conversores interleaved
na qual percebe-se o aumento da freqncia e a diminuio das ondulaes na forma de onda
da corrente resultante. Observa-se que neste caso as correntes defasadas de 120
o
j que so
trs conversores. Esta congurao com trs conversores facilmente realizada atravs de
mdulos trifsicos, normalmente encontrados em circuitos inversores.
69
9.86 9.9 9.94 9.98 10.02 10.06 10.1
0
2
4
6
8
10
C
o
r
r
e
n
t
e

(
A
)
Tempo (ms)

i
L1
Corrente pelo Indutor 1
i
L2
i
L3
i
Lsoma
Corrente Total
i
L
* Corrente de Referncia
Figura 6.4: Correntes em interleaved para trs conversores.
Na Figura 6.5 possvel comparar a forma de onda de um conversor simples com a
de trs conversores interleaved. Observa-se que o tempo necessrio para seguir a referncia
o mesmo e que o interleaved possibilita uma menor ondulao e uma melhor resposta
dinmica.
9.86 9.9 9.94 9.98 10.02 10.06 10.1
0
2
4
6
8
10
C
o
r
r
e
n
t
e

(
A
)
Tempo (ms)

i
L
i
L
* Corrente de Referncia
i
Lsoma
Corrente Interleaved
Figura 6.5: Comparao entre o conversor simples e o interleaved.
A Figura 6.6 exibe uma comparao da DFT das formas de onda da corrente para:
o conversor simples, dois conversores interleaved e trs conversores interleaved. Com o
aumento do nmero de conversores interleaved menor a dimenso do ltro necessrio ou
menor a ondulao da tenso e corrente na bateria.
Logo possvel conciliar as melhores caractersticas dos conversores interleaved e do
controle preditivo e assim obter uma menor ondulao na tenso da bateria como desejado.
70
0 1 2 3 4 5 6 7 8 9
0
1
2
3
4
5
6
C
o
r
r
e
n
t
e

d
e

P
i
c
o

i
h

(
A
)
Harmnico (h)

Um Conversor
Dois Conversores Interleaved
Trs Conversores Interleaved
Figura 6.6: DFT da corrente para conversores interleaved.
O interleaved uma interessante tcnica que apresenta vantagens em termo de res-
posta dinmica, do cancelamento de ondulaes, reduo da EMI, melhor gerenciamento
trmico e otimizao do projeto. So quanticados os benefcios do ponto de vista do tama-
nho e reduo das perdas dos componentes passivos.
A reduo dos capacitores um dos principais benefcios do interleaved. H dois
fatores a serem considerados na avaliao dos capacitores: reduo da capacitncia exigida
e a mudana de tecnologia. Com a diminuio da capacitncia exigida possvel fazer
uma mudana na tecnologia dos capacitores empregados. Os capacitores, que compem o
ltro de segunda ordem com os indutores, decrescero rapidamente com o nmero de fases
permitindo a utilizao de tecnologias que possuam uma menor resistncia srie equivalente
(do ingls, Equivalent Series Resistance) (ESR) [50].
Autilizao de umgrande nmero de fases traz outras vantagens como a utilizao de
componentes de montagem supercial (do ingls, Supercial Monting Device) (SMD) e/ou
integrados em placa de circuito impresso (do ingls, Printed Circuit Board) (PCB). Assim,
aumentada a produo, a montagem pode ser automatizada, e at mesmo possibilita a
remoo dos dissipadores de calor [51].
O interleaved e o controle preditivo digital quando operando em conjunto simpli-
cam e melhoram o desempenho do conversor bidirecional, o que possibilita o aumento da
potncia atravs do paralelismo e minimizam os ltros, as ondulaes e o condicionamento
do sinal. [43].
Para aplicaes de potncia elevada, necessrio considerar as diculdades para
construir os elementos magnticos. A soluo usual que utiliza estratgias de converso
interleaved possibilitam trabalhar com correntes elevadas e reduzir o dimensionamento dos
elementos passivos que trabalham como ltros.
71
Captulo 7
Concluses
7.1 Concluses nais
O objetivo principal desde trabalho foi implementar o controle preditivo digital modo
corrente no DSP com a nalidade de carregar e descarregar bancos de baterias conectadas
ao sistema PV. O investimento neste trabalho justicvel simplesmente pelo fato de que
um aumento de 10 % em investimento nos controladores capaz de dobrar a vida til das
baterias.
Uma ampla reviso bibliogrca permitiu identicar as principais vantagens e li-
mitaes do emprego da bateria chumbo-cido como dispositivo armazenador de energia.
Entretanto viu-se que este ainda o dispositivo que possui o melhor custo benefcio. Logo
buscou-se investir no conversor e no seu controle de modo a possibilitar um aumento da vida
til e assim diminuir os custos do sistema.
O estudo do modelo do conversor bidirecional bem como o projeto e vericao da
estabilidade do controle de corrente e tenso deste conversor foram amplamente investiga-
dos.
Os resultados experimentais do controle digital mostraram-se bastante satisfatrios.
Na implementao do controle digital buscou-se por um sistema que minimizasse o con-
dicionamento do sinal e assim simplicasse o modelo da planta e para tal utilizou-se da
amostragem sncrona.
Aestrutura do sistema PVdescentralizado possibilita obter boa alocao dos recursos
disponibilizados, elevado rendimento e maior conabilidade do sistema de suprimento. Cada
subconversor processa somente parte da demanda total de potncia.
O conversor bidirecional CC-CC PWM utilizado neste trabalho baseado em m-
72
dulos semicondutores half-bridge. Este conversor possibilita a transio entre o estgio de
carga e descarga de forma suave, rpida e segura.
O controle preditivo prov uma carga e descarga rpida e segura das baterias conec-
tadas ao sistema PV. Este possibilita a operao de conversores em paralelo e alm disso
mostrou-se compatvel com o interleaved. Provou-se por simulaes que o conversor inter-
leaved pode ser muito vantajoso quando utilizado em sistemas de carga de baterias j que
proporciona menores ondulaes na corrente e tenso e alm disso possibilita trabalhar com
potncias mais elevadas, na faixa de dezenas, ou algumas centenas, de kW.
As simulaes em ATP/EMTP mostraram-se conveis, assim reduzindo o tempo e
os erros na implementao prtica.
Os resultados experimentais para a bateria conectada ao sistema PV mostraram-se
satisfatrios sendo realizadas a carga e a descarga. A carga foi realizada tanto com energia
proveniente dos painis PV quanto da rede enquanto que na descarga a energia foi direcio-
nada rede/carga.
O controle proposto para a corrente ou tenso pode ser aplicado a outros dispositi-
vos alm das baterias, como por exemplo, supercapacitores ou em qualquer dispositivo que
empregue um dos trs conversores: buck, boost ou buck-boost.
7.2 Propostas de trabalhos futuros
Dentre as vrias perspectivas de trabalhos futuros possvel destacar:
Desenvolver mtodos para estimar: (i) o SoC de maneira precisa, mesmo para lon-
gos perodos sem que a bateria esteja em sua capacidade mxima e (ii) a vida til da
bateria;
Simular o sistema PV utilizando o comportamento mdio das variveis buscando re-
duzir o tempo de simulao, sem perder a qualidade dos resultados. Deste modo
consegue-se simular o mtodo de estimao do SoC, as variaes de insolao e o
uxo de energia no sistema;
Incluir no algoritmo de controle: (i) a compensao por temperatura, dos parmetros
de carga da bateria, para maximizar a vida til e (ii) uma modelagem adequada da
bateria para qualquer estado de carga ou de vida;
Desenvolver um sistema supervisrio, que utilize tcnicas de inteligncia articial,
para controlar o uxo de energia no sistema PV.
Realizar a montagem experimental do conversor interleaved;
73
Referncias Bibliogrcas
[1] IEA, Renewables for Power Generation- Status & Prospects. OECD/IEA, 2003.
[2] R. L. Carletti, L. C. G. Lopes, and P. G. Barbosa, A dispersed generation system based
on photovoltaic cells: Converter conguration and switching strategies, in Procee-
dings of COBEP2003. 7th Brazilian Power Electronics Conference, Sep. 2003, pp.
404409.
[3] , Active and reactive powers control scheme for a grid-connected photovoltaic
generation system based on vsi with selective harmonic elimination, in Proceedings of
COBEP2005. 8th Brazilian Power Electronics Conference, Jun. 2005, pp. 129134.
[4] DOE, Case Studies: Energy Storage Technologies, U.S. Department of Energy, 2006,
http://www.energy.gov/. Acesso em 08/04/2008.
[5] S. Duryea, S. Islam, and W. Lawrance, A battery management system for stand-alone
photovoltaic energy systems, IEEE Industry Applications Magazine, vol. 7, pp. 6772,
May/Jun. 2001, DOI: 10.1109/2943.922452.
[6] L. Balogh, Implementing multi-state charge algorithm with the UC3909 switchmode
lead-acid battery charger controller, Unitrode Application Note, U-155, pp. 129,
1995.
[7] R. H. Rosemback, Conversor CC-CC bidirecional buck-boost atuando como contro-
lador de carga de baterias em um sistema fotovoltaico, Dissertao de Mestrado, Uni-
versidade Federal de Juiz de Fora, Juiz de Fora, Nov. 2004.
[8] R. L. Carletti, Sistema de gerao dispersa baseado em clulas fotovoltaicas: Estudo
das estratgias de chaveamento e de controle dos conversores cc-ca, Dissertao de
Mestrado, Universidade Federal de Juiz de Fora, Juiz de Fora, Ago. 2005.
[9] IEEE Std 929-2000, IEEE Recommended Practice for Utility Interface of Photovoltaic
(PV) Systems, IEEE, 2000.
[10] IEA, Management of Storage Batteries used in Stand-Alone Photovoltaic Power Sys-
tems - Report_IEA_PVPS_T3-10:2002. International Energy Agency (IEA), 2002.
[11] J. Imhoff, G. F. Rodrigues, J. R. Pinheiro, and H. L. Hey, DC-DC converters in a
multi-string conguration applied to stand-alone photovoltaic system, in Proceedings
of COBEP2007. 9th Brazilian Power Electronics Conference, Sep./Oct. 2007, pp.
468473.
74
[12] L. Schuch, C. Rech, H. L. Hey, H. A. Grndling, H. Pinheiro, e J. R. Pinheiro, Anlise
e projeto de um conversor bidirecional PWM de alto desempenho para interface entre
o barramento CC e o banco de baterias, Revista Brasileira de Eletrnica de Potncia
(SOBRAEP), vol. 9, no. 1, pp. 111, Jun. 2004.
[13] A. Emadi, A. Nasiri, and S. B. Bekiarov, Uninterruptible Power Supplies and Active
Filters. CRC Press, 2005.
[14] E95S, Baterias Promo cido Abiertas Tubulares de Ciclo Profundo, EnerSystem,
http://www.enersystem.com. Acesso em 08/04/2008.
[15] J. P. Dunlop, Batteries and Charge Control in Stand-Alone Photovoltaic Systems - Fun-
damentals and Application. Cocoa: Florida Solar Energy Center, Jan. 1997.
[16] S. Harrington and J. Dunlop, Battery charge controller characteristics in photovoltaic
systems, IEEE Aerospace and Electronics Systems Magazine, pp. 1521, Aug. 1992,
DOI: 10.1109/62.151141.
[17] IEEE Std 1188-1996, IEEE Recommended Practice for Maintenance, Testing, and Re-
placement of Valve-Regulated Lead-Acid (VRLA) Batteries for Stationary Applications,
IEEE, 1996.
[18] J. M. Hawkins and L. O. Barling, Some aspects of battery impedance characteris-
tics, in Proceedings of INTELEC95. 17th International Telecommunications Energy
Conference, Oct./Nov. 1995, pp. 271276, DOI: 10.1109/INTLEC.1995.498964.
[19] K.-H. Liu and F. C. Lee, Topological constraints on basic PWM converters, in 19th
Annual IEEE Power Electronics Specialists Conference, PESC88, vol. 1, Apr. 1988,
pp. 164172, DOI: 10.1109/PESC.1988.18130.
[20] N. Mohan, T. M. Undeland, and W. P. Robbins, Power Electronics: Converters, Appli-
cations and Desing, 3rd ed. John Wiley, 2003.
[21] F. A. Himmelstoss, Analysis and comparison of half-bridge bidirectional DC-DC con-
verters, in 25th Annual IEEE Power Electronics Specialists Conference, PESC94,
vol. 2, Jun. 1994, pp. 922928, DOI: 10.1109/PESC.1994.373789.
[22] K. Hirachi, M. Kurokawa, and M. Nakaoka, Feasible compact UPS incorporating
current-mode controlled two-quadrant chopper-fed battery link, in Proceedings of the
International Conference on Power Electronics and Drive Systems, vol. 1, May 1997,
pp. 418424, DOI: 10.1109/PEDS.1997.618741.
[23] R. F. Nelson and M. A. Kepros, Ac ripple effects on vrla batteries in oat applications,
in Proceedings of the 14th IEEE Battery Conference on Applications and Advances,
Jan. 1999, pp. 281289, DOI: 10.1109/BCAA.1999.796005.
[24] R. W. Erickson, DC-DC power converters, Wiley Encyclopedia of Electrical and
Electronics Engineering, 1998.
[25] R. D. Middlebrook and S. Cuk, A general unied approach to modeling switching-
converter power stages, in IEEE Power Electronics Specialists Conference, PESC,
1976, pp. 1834.
75
[26] V. Vorprian, Simplied analysis of PWM converters using model of PWM switch
part i: Continuos conduction mode, IEEE Transactions on Aerospace and Electronic
Systems, vol. 26, no. 3, pp. 490496, May 1990, DOI: 10.1109/7.106126.
[27] , Simplied analysis of PWM converters using model of PWM switch part ii:
Discontinuos conduction mode, IEEE Transactions on Aerospace and Electronic Sys-
tems, vol. 26, no. 3, pp. 497505, May 1990, DOI: 10.1109/7.106127.
[28] K. Ogata, Engenharia de Controle Moderno, 4th ed. So Paulo: Prentice Hall, 2003.
[29] H. D. Venable, The k factor: Anewmathematical tool for stability analysis and synthe-
sis, in Proceedings of Powercon 10, Mar. 1983, pp. 112.
[30] R. W. Erickson, Fundamentals of Power Electronics. Chapman & Hall, 1997.
[31] W. Tang, F. Lee, and R. Ridley, Small-signal modeling of average current-mode con-
trol, IEEE Transactions on Power Electronics, vol. 8, no. 2, pp. 112119, Apr. 1993,
DOI: 10.1109/63.223961.
[32] J. Sun and R. M. Bass, Modeling and practical design issues for average current
control, in 14th Annual IEEE Applied Power Electronics Conference and Exposition
APEC1999, vol. 2, Mar. 1999, pp. 980 986, DOI: 10.1109/APEC.1999.750488.
[33] L. Dixon, Average current mode control of switching power supplies, Unitrode Ap-
plication Note, U-140, pp. 356369, 1990.
[34] U. Supatti, S. Boonto, C. Prapanavarat, and V. Moneyakul, Design of an H
robust
controller for multi-module parallel dc-dc buck converters with average current mode
control, in IEEE Industrial Technology. ICIT02, Dec. 2002, pp. 992 997.
[35] S. Buso and P. Mattavelli, Digital Control in Power Electronics, 1st ed. Morgan &
Claypool, 2006.
[36] H. Peng and D. Maksimovi c, Digital current-mode controller for DC-DC conver-
ters, in 20th Annual IEEE Applied Power Electronics Conference and Exposition.
APEC2005. IEEE, Mar. 2005, pp. 899905, DOI: 10.1109/APEC.2005.1453089.
[37] H. Pinheiro, On discrete controllers for static converters, in Proceedings of CO-
BEP2007. 9th Brazilian Power Electronics Conference, Sep./Oct. 2007.
[38] S. K. Mitra, Digital Signal Processing: A Computer-based Approach, 3rd ed.
McGraw-Hill, 2006.
[39] T. MathWorks, Embedded Target for the TI TMS320C2000
TM
DSP Platform Users
Guide, The MathWorks, 2006.
[40] J. Chen, A. Prodi c, R. W. Erickson, and D. Maksimovi c, Predictive digital current
programmed control, IEEE Transactions on Power Electronics, vol. 18, no. 1, pp.
411419, Nov. 2003, DOI: 10.1109/TPEL.2002.807140.
[41] K. Ogata, Discrete-Time Control Systems, 2nd ed. Prentice Hall, 1994.
76
[42] A. A. Ferreira, Sistema supervisrio de gesto de mltiplas fontes de suprimento para
aplicaes em veculos eltricos, Tese de Doutorado, Universidade Estadual de Cam-
pinas, Fev. 2007.
[43] P. Andreassen and T. M. Undeland, Digital control techniques for current
mode control of interleaved quasi square wave converter, in 36th Annual IEEE
Power Electronics Specialists Conference. PESC05, 2005, pp. 910914, DOI:
10.1109/PESC.2005.1581736.
[44] A. Prodic, D. Maksimovic, and R. Erickson, Design and implementation of a digital
PWM controller for a high-frequency switching DC-DC power converter, in 27th An-
nual IEEE Industrial Electronics Society Conference. IECON01, Nov./Dec. 2001, pp.
893898, DOI: 10.1109/IECON.2001.975878.
[45] ATP/EMTP - Alternative Transients Program / Electromagnetic Transients Program,
http://www.emtp.org/ http://www.ece.mtu.edu/atp/. Acesso em 08/04/2008.
[46] H. K. Hoidalen, ATPDraw, Trondheim, 1999,
http://www.ece.mtu.edu/atp/ATPDraw/ATPDraw.html. Acesso em 08/04/2008.
[47] SK45GB063, IGBT Module, Semikron, http://www.semikron.com/. Acesso em
08/04/2008.
[48] LV 25-P, Voltage Transducer, LEM Components, http://www.lem.com. Acesso em
08/04/2008.
[49] LA 55-P, Current Transducer, LEM Components, http://www.lem.com. Acesso em
08/04/2008.
[50] J. A. Oliver, P. Zumel, O. Garca, J. A. Cobos, and J. Uceda, Passive component
analysis in interleaved buck converters, in 19th Annual IEEE Applied Power Electro-
nics Conference and Exposition. APEC2004, vol. 1. IEEE, 2004, pp. 623628, DOI:
10.1109/APEC.2004.1295871.
[51] O. Garca, P. Zumel, A. de Castro, and J. A. Cobos, Automotive DC-DC bidirectio-
nal converter made with many interleaved buck stage, IEEE Transactions on Power
Electronics, vol. 21, no. 3, pp. 578586, May 2006, DOI: 10.1109/TPEL.2006.872379.
[52] SPRU078, TMS320F28x System Control and Interrupts Peripheral Reference Guide,
Texas Instruments, May 2002.
[53] SPRU065, TMS320F28x Event Manager (EV) Peripheral Reference Guide, Texas Ins-
truments, May 2002.
[54] SPRU060, TMS320F28x Analog-to-Digital Converter (ADC) Peripheral Reference
Guide, Texas Instruments, Jun. 2002.
77
Apndice A
Produo Cientca
Neste Apndice so listados os artigos derivados deste mestrado. Foramapresentados
um total de dois trabalhos em congressos nacionais, sendo o primeiro deles derivado desta
pesquisa e divulgado na principal conferncia brasileira sobre eletrnica de potncia.
A.1 Publicaes em Anais de Congressos Nacionais
A. C. H. Damasceno, P. G. Barbosa and H. A. C. Braga, Battery Charge System Based
on Bidirectional DC-DC Converter Employing a Digital Current-Mode Controller for Pho-
tovoltaic Aplications, in Proceedings of COBEP2007. 9th Brazilian Power Electronics
Conference, Sep./Oct. 2007, pp.388394.
J. R. Carvalho, A. C. H. Damasceno e C. A. Duque, Uma Aproximao para Medio
de Amplitude e Rastreamento de Freqncia Atravs da DFT, in VII CBQEE2007. VII
Conferncia Brasileira sobre Qualidade da Energia Eltrica, 2007.
78
Apndice B
Tcnicas de Modelagem
B.1 Mdia de espao de estados
A tcnica de Mdia de Espao de Estados gera uma equao de pequenos sinais de
baixa freqncia para o conversor CC-CC PWM. A funo de transferncia ou modelo do
circuito equivalente podem ser obtidos.
O conversor contm variveis de estados independentes como a corrente no indutor
e a tenso no capacitor, que formam o vetor de estados x(t), e o conversor alimentado
por fontes independentes que formam o vetor u(t). O vetor de sada y(t) contem os sinais
dependentes e de interesse. Durante o primeiro subintervalo cuja durao dT
S
, quando o
dispositivo semicondutor controlado esta em conduo, o conversor representado por um
circuito linear como visualizado em (B.1) de espao de estados.
_
x(t) = A
1
x(t) +B
1
u(t)
y(t) = C
1
x(t) +E
1
u(t)
(B.1)
onde x(t) = dx(t)/dt.
As matrizes A
1
, B
1
, C
1
e E
1
descrevem o circuito durante o primeiro subintervalo.
A razo cclica d(t) pode variar com o decorrer do tempo. Durante o segundo subintervalo,
o conversor se reduz a outro circuito linear como visto em (B.2).
_
x(t) = A
2
x(t) +B
2
u(t)
y(t) = C
2
x(t) +E
2
u(t)
(B.2)
As matrizes A
2
, B
2
, C
2
e E
2
descrevem o circuito durante o segudo subintervalo de
79
durao (1 d)T
S
.
Assume-se que a freqncia natural dos conversores sejammuito menor que a freqn-
cia de comutao. Esta considerao coincide com a aproximao de pequenas oscilaes, e
normalmente satisfeita em conversores bem projetados. Isto permite que os harmnicos de
alta freqncia devido a comutao sejam removidos pelo processo de mdia. Em adio, as
formas de ondas so linearizadas sobre um ponto de operao. As formas de onda do conver-
sor so expressas como os valores do ponto de operao, representado por letras maisculas,
com a adio de pequenas variaes, representado por letras minsculas e circunexo, como
mostrado a seguir:
_
_
x(t) = X+ x(t)
u(t) = U+ u(t)
y(t) = Y+ y(t)
d(t) = D +

d(t)
(B.3)
A linearizao de pequenos sinais justicada desde que sejam obedecidas as se-
guintes condies:
X >> x(t)
U >> u(t)
Y >> y(t)
D >> |
d(t)|
(B.4)
onde x representa a norma do vetor x.
O modelo de Mdia de Espao de Estados que descreve as formas de onda no ponto
de operao descrito pelas seguintes equaes:
_
0 = AX+BU
Y = CX+EU
(B.5)
onde a mdia das matrizes de estado so:
A = DA
1
+ (1 D)A
2
B = DB
1
+ (1 D)B
2
C = DC
1
+ (1 D)C
2
E = DE
1
+ (1 D)E
2
(B.6)
A soluo de espao de estados do conversor :
80
_
X = A
1
BU
Y =
_
CA
1
B+E
_
U
(B.7)
Portanto as equaes de estado do modelo de pequenos sinais so:
_

x(t) = A x(t) +B u(t) + [(A
1
A
2
) X+ (B
1
B
2
) U]

d(t)
y(t) = C x(t) +E u(t) + [(C
1
C
2
) X+ (E
1
E
2
) U]

d(t)
(B.8)
As Equaes (B.8) descrevem como pequenas variaes nos vetores de entrada e
razo cclica excitam variaes nos estados e nos vetores de sada.
B.2 Modelo de circuito equivalente
Modelos de conversores CC-CC utilizando circuitos equivalentes podem ser cons-
trudos usando as equaes de Mdia de Espao de Estados (B.5) e (B.8). Uma vez que
todos os conversores CC-CC PWM apresentam funes bsicas semelhantes, possvel en-
contrar modelos de circuitos equivalentes que tm a mesma forma. Conseqentemente, o
modelo de circuito ideal mostrado na Figura B.1 pode representar as propriedades fsicas do
conversor CC-CC PWM.
~
C
L
. .
1 : M( D)
R
e( s) d( s)
j ( s) d( s) V +v ( s) V +v ( s)
e
2 2
^ ^
^
^
1 1
Figura B.1: Circuito equivalente para conversores estticos.
A principal funo dos conversores CC-CC a transformao de nveis CC de tenso
e corrente, idealmente com 100% de ecincia. Esta funo representada pelo modelo
como um transformador CC ideal. Este modelo tem uma relao de espiras de 1 : M(D).
Ele obedece a todas as propriedades usuais dos transformadores, exceto que pode passar
tenses e correntes CC. Apesar de que em transformadores magnticos convencionais no
possam passar tenses CC.
Pequenas variaes na fonte de tenso tambm podem ser transformadas pela relao
de converso, 1 : M(D). Pequenas variaes na razo cclica d(t) excita variaes nas
tenses e correntes do conversor. Estas so modeladas pelas fontes e(s)
d(s) e j(s)
d(s) da
81
Tabela B.1: Parmetros do circuito equivalente para alguns conversores.
Conversor M(D) L
e
e(s) j(s)
Buck D L
V
1
D
2
V
1
R
Boost
1
1 D
L
(1 D)
2
V
1
_
1
sL
(1 D)
2
R
_
V
1
(1 D)
2
R
Figura B.1. Em geral, ambas fontes de tenso e corrente so requeridas. Os parmetros para
os conversores ideais buck e boost so mostrados na Tabela B.1.
O modelo de circuito equivalente da Figura B.1 pode ser resolvido usando tcnicas
de anlise de circuitos lineares convencionais para encontrar as quantidades de interesse
como as funes de transferncia de pequenos sinais de controle-sada e entrada-sada dos
conversores buck e boost. A funo de transferncia controle-sada, G
d
(s), em (B.9) a
relao entre d(s) e v
1
(s) com v
2
(s) nulo. E funo de transferncia entrada-sada, G
g
(s),
em (B.10) a relao entre v
2
(s) e v
1
(s) com d(s) nulo.
G
d
(s) =
v
1
(s)
d(s)
v
2
(s)=0
= G
d0
1
s
z
1 +
s
Q
0
+
_
s
0
_
2
(B.9)
G
g
(s) =
v
1
(s)
v
2
(s)
d(s)=0
= G
g0
1
1 +
s
Q
0
+
_
s
0
_
2
(B.10)
As expresses para os parmetros em (B.9) e (B.10) so mostrados na Tabela B.2.
Tabela B.2: Parmetros da funo de transferncia de pequenos sinais.
Conversor G
g0
G
d0

0
Q
z
Buck D
V
1
D
1
LC
R
_
C
L

Boost
1
1 D
V
1
(1 D)
1 D
LC
(1 D)R
_
C
L
(1 D)
2
R
L
O controle de sistemas com conversor boost tendem a instabilidade devido a presena
de um zero da funo de transferncia G
d
(s) fora da regio de estabilidade (semiplano direito
do planos para sistemas contnuos e exterior ao crculo unitrio do planoz para sistemas
discretos), ou seja, um sistema de fase no mnima. Quando um zero est presente no
semiplano direito difcil obter uma margem de fase adequada em uma realimentao de
lao simples convencional em sistemas que tm uma largura de banda grande. Portanto
necessrio investigar a utilizao dos mtodos de controle.
82
Apndice C
Programando em ATP e DSP
C.1 Algoritmo em MODELS/ATP
MODEL contr
AUGUSTO DE CAUX HENRIQUES DAMASCENO
DATA L
DCK0
INPUT VBB
VCC
IC
ILN
OUTPUT OUT
VAR VCCAUX
OUT
DAUX0
DAUX1
D_DEL
AUX0
AUX1
AUX2
AUX5
A
TD
INIT OUT :=0
DAUX0 :=0
DAUX1 :=0
D_DEL:=0
AUX0 :=0
AUX1 :=0
AUX2 :=0
83
AUX5 :=0
A :=0
TD :=DCK0*TIMESTEP
ENDINIT
EXEC
IF AUX0=0 THEN
AUX5 :=1
AUX1 :=0
AUX2 :=0
AUX0 :=1
IF VCC=0 THEN
VCCAUX:=1E-12
ELSE
VCCAUX:=VCC
ENDIF
DAUX0:= DAUX1
D_DEL:=-DAUX0*2+(L/TD*(IC-ILN)+2*VBB)/VCCAUX
DAUX1:= DAUX0+D_DEL
ELSE
AUX5 :=0
ENDIF
AUX1 := ((DAUX0)/2)*DCK0 TD/TIMESTEP
A:=AUX0
IF (AUX0<AUX1) THEN
OUT:=1
ELSE
OUT:=0
ENDIF
IF ((AUX2=0)AND(AUX0<(DCK0/2))) THEN
AUX0 := AUX0+1
ELSE
AUX2 := 1
AUX0 := AUX0-1
ENDIF
ENDEXEC
ENDMODEL
84
C.2 Registradores do DSP TMS320F2812
A correta congurao dos registradores fundamental para o perfeito funciona-
mento do DSP portanto resume-se aqui os pontos principais.
Deve-se congurar o DSP de forma a possibilitar as aquisies e a atuao de modo
sncrono. Para tal necessrio habilitar a interrupo ADCINT (ADC), pertencente s inter-
rupes perifricas (do ingls, Peripheral Interrupt Expansion) (PIE). Mais especicamente
esta situa-se na lista das interrupes da CPU de mais alta prioridade, a INT1, e o bit refe-
rente a esta denominado INTx.6 [52]. Esta interrupo responsvel por redirecionar o
processamento para a rotina de interrupo adc_isr(void).
O GPTCONA um registrador pertencente ao administrador de eventos (do ingls,
Event Manager) (EM), o bit T1TOADC referente a este registrador responsvel pela sin-
cronizao do ADC com o EM. O EM A responsvel pela gerao do sinal DPWM [53].
O T1CON onde se congura todas as caractersticas do DPWM como a fonte do clock, a
diviso do clock (prescaler), a forma como ser realizada a contagem (up/down) e a determi-
nao do exato momento que o registrador responsvel pela razo cclica atualizado [53].
O registrador T1PR, pertencente ao EM, juntamente com o HISPCP, pertencente
aos registradores de controle do sistema, determinam qual ser o perodo de comutao e
conseqentemente o perodo de amostragem. Deste modo o HISPCP est congurado de
forma a possibilitar o DSP a trabalhar a 150 MHz, portanto se T1PR denido 3000 e a
portadora triangular (up/down) ento a freqncia de amostragem 25 kHz. O T1PR o
valor mximo que o contador ir atingir.
J o CMPR1, pertencente ao EM, onde se situa o valor da razo cclida cuja atuali-
zao congurada de acordo como bit TCLDemT1CON, tambmpertencente ao EM[53].
Os registradores EvaRegs.ACTRA.all, EvaRegs.DBTCONA.all so responsveis pela lgica
dos sinais de sada e pelo tempo-morto digital, respectivamente.
Para a congurao do ADC necessrio determinar quantos e quais conversores
sero utilizados. Alm disso preciso determinar os parmetros do S/H, e gerar uma inter-
rupo para a manipulao das variveis e a realizao do controle.
So vrios os registradores responsveis pela congurao do ADC [54]. O registra-
dor ADCMAXCONV determina o nmero mximo de converses, que trs nesta caso,
j os registradores ADCCHSELSEQ1.bit.CONVxx so reponsveis pela seleo dos ca-
nais e pela ordem em que as converses sero realizadas, que so ADCINA0, ADCINA1
e ADCINA2 neste caso. Os registradores ADCTRL1.bit.ACQ_PS, ADCTRL1.bit.CPS e
ADCTRL3.bit.ADCCLKPS so responsveis pela congurao do S/H. O registrador ADC-
TRL2.bit.EVA_SOC_SEQ1 responsvel pela sincronizao do ADC com o EM A e o
registrador ADCTRL2.bit.INT_ENA_SEQ1 responsvel por gerar a interrupo que redi-
recionar o processamento para a funo adc_isr(void).
85
C.3 Algoritmo em Linguagem C/DSP
// ##########################################################################
// Conversor CC/CC Bidirecional
// FILE: conversor_cccc1.c
//
// TITLE: Programa para Controle do Conversor CC-CC Bidirecional.
//
// ASSUMPTIONS:
//
// Connect signals to be converted to A1, A2 and A3.
//
// DESCRIPTION:
//
// This example divides SYSCLKOUT by one to reach a 150Mhz HSPCLK (assuming a
// 30Mhz XCLKIN). The clock divider in the ADC is not used so that the ADC
// will see the 25Mhz on the HSPCLK. Interrupts are enabled and the EVA is
// setup to generate a periodic ADC SOC on SEQ1. Three channels are converted:
// ADCINA1, ADCINA2 and ADCINA3.
//
// ###########################################################################
//
// Autor: Augusto de Caux Henriques Damasceno.
//
// Data: 31/05/2007
//
// ###########################################################################
//
// Pre-processador
#dene MAX_int16 ((int16)(32767))
#dene MIN_int16 ((int16)(-32768))
#dene MAX_Uint16 ((Uint16)(65535))
#dene MIN_Uint16 ((Uint16)(0))
#dene MAX_int32 ((int32)(2147483647))
#dene MIN_int32 ((int32)(-2147483647-1))
#dene MAX_Uint32 ((Uint32)(0xFFFFFFFFU))
#dene MIN_Uint32 ((Uint32)(0))
#include "DSP281x_Device.h" // DSP281x Headerle Include File
#include "DSP281x_Examples.h" // DSP281x Examples Include File
//
// Prototipo para as funcoes deste arquivo.
interrupt void adc_isr(void);
void init_eva(void);
//
int32 div(int32, int32, Uint16);
Uint32 div1(int32, int32, Uint16);
86
//
// Variaveis globais para este exemplo:
Uint16 LoopCount;
Uint16 IL_N=0; //corrente no indutor, instante [n].
Uint16 IL_Nm1=0; //corrente no indutor, instante [n-1].
Uint16 VCC=0; //tensao no barramento cc.
Uint16 VBB=0; //tensao na bateria.
//
int16 IL_OFFSET = 2048; //offset da corrente
int16 VCC_OFFSET= 0; //offset da tensao no barramento cc
int16 VBB_OFFSET= 0; //offset da tensao na bateria
//
int16 IL_Escala =50;
int16 VCC_Escala=270;
int16 VBB_Escala=270;
int16 D_N_Escala=3000;
//
int16 IL_Nm1_Add1; //offsets retirados
int16 VCC_Add1;
int16 VBB_Add1;
//
int32 IL_Nm1_Conversion;
int32 VCC_Conversion;
int32 VBB_Conversion;
//
int32 IL_Nm1_Medido;
int32 VCC_Medido;
int32 VBB_Medido;
//
int32 IL_Erro = 0;
int32 IL_Ref = 0x00060000; //3,0 IQ_17
int32 L_F = 0x0008C00014; //4,375 IQ_3
int32 VBB_Medido_2=0;
//
int32 Temp1 = 0;
int32 Temp2 = 0;
//
int32 D_N = 0;
int32 D_Np1 = 0;
Uint16 D_PWM = 0;
int32 D_N_Delta = 0;
int32 Const_Delta= 0x00020000; //1,0 IQ_17
//
Uint16 i=0;
//
Uint16 LoopCount = 0, IntCount = 0;
//
87
void main(void)
{
// Passo 1 - Inicia o Sistema de Controle:
// PLL, WatchDog, enable Peripheral Clocks
// Esta funcao e encotrada no arquivo "SP281x_SysCtrl.c".
InitSysCtrl();
// Para este exemplo, set HSPCLK to SYSCLKOUT / 1
// (150Mhz assumindo 150Mhz SYSCLKOUT)
EALLOW;
SysCtrlRegs.HISPCP.all = 0x0; // HSPCLK = SYSCLKOUT/1
EDIS;
// Passo 2 - Inicia GPIO:
// Esta funcao e encontrada no arquivo "DSP281x_Gpio.c"
// InitGpio(); // Ignorado
// Passo 3 - Apaga todas as interrupcoes e inicia PIE vector table:
// Disabilita interrupcoes da CPU
DINT;
// Inicia os registradores do "PIE control"para valores "default".
// Os valores "default"sao todas as interrupicoes PIE desabilitadas e
// os ags apagados.
// Esta funcao e encontrada no arquivo "DSP281x_PieCtrl.c".
InitPieCtrl();
// Disabilita as interrupcoes da CPU e apaga todos os ags de interrupcao
// da CPU.
IER = 0x0000;
IFR = 0x0000;
// Inicia a "PIE vector table"com ponteiro para interface "Interrupt
// Service Routines (ISR)".
// A interface das rotinas "ISR"so encontradas no arquivo "DSP281x_DefaultIsr.c".
// Esta funcao e encontrada no arquivo "DSP281x_PieVect.c".
InitPieVectTable();
// Interrupcoes usadas neste exemplo sao remapeadas para "ISR".
EALLOW; // E preciso para escrever nos registradores protegidos "EALLOW".
PieVectTable.ADCINT = &adc_isr;
EDIS; // E preciso para disabilitar escrita nos escrita nos registradores
// protegidos "EALLOW".
// Step 4. Inicializa todos os dispositivos perifericos:
// Esta funcao e encontrada no arquivo "DSP281x_InitPeripherals.c".
// InitPeripherals(); // Not required.
88
InitAdc(); // Init the ADC.
// Habilitando interrupcoes:
// Habilita "ADCINT"no "PIE".
PieCtrlRegs.PIEIER1.bit.INTx6 = 1;
IER |= M_INT1; // Habilita "CPU Interrupt 1".
EINT; // Habilita "Global interrupt INTM".
ERTM; // Habilita "Global realtime interrupt DBGM".
// Congura "ADC"
// Congura "3 convs on SEQ1".
AdcRegs.ADCMAXCONV.all = 0x0002;
// Congura "ADCINA0 as 1st SEQ1 conv".
AdcRegs.ADCCHSELSEQ1.bit.CONV00 = 0x0;
// Congura "ADCINA1 as 2nd SEQ1 conv".
// Congura "ADCINA2 as 3nd SEQ1 conv".
AdcRegs.ADCTRL1.bit.ACQ_PS = 4;
AdcRegs.ADCTRL1.bit.CPS = 1;
AdcRegs.ADCTRL3.bit.ADCCLKPS = 3;
// Habilita "EVASOC"para iniciar "SEQ1".
AdcRegs.ADCTRL2.bit.EVA_SOC_SEQ1 = 1;
// Habilita "SEQ1 interrupt (every EOS)".
AdcRegs.ADCTRL2.bit.INT_ENA_SEQ1 = 1;
// Congura "EVAT1PWM", "T2PWM", "PWM1-PWM6".
// Inicia os "timers".
// Inicia "EVA Timer1".
EvaRegs.T1PR = 3000; // "Timer1 period".
EvaRegs.T1CMPR = 0x3C00; // "Timer1 compare".
EvaRegs.T1CNT = 0000; // "Timer1 counter".
EvaRegs.GPTCONA.bit.T1TOADC = 1; // "Set ADC SOC".
EvaRegs.T1CON.all = 0x0842; // "TMODE = continuous up/down".
// "Timer enable".
// "Timer compare enable".
// Inicia "EVA Timer2"
//EvaRegs.T2PR = 0x0FFF; // "Timer2 period".
//EvaRegs.T2CMPR = 0x03C0; // "Timer2 compare".
//EvaRegs.T2CNT = 0x0000; // "Timer2 counter".
// "TMODE = continuous up/down".
// "Timer enable".
// "Timer compare enable".
//EvaRegs.T2CON.all = 0x1042;
//EvaRegs.T2CON.bit.TENABLE = 0;
89
// Congura "T1PWM"e "T2PWM".
// "Drive T1/T2 PWM by compare logic".
//EvaRegs.GPTCONA.bit.TCMPOE = 1;
// "Polarity of GP Timer 1 Compare = Active low".
//EvaRegs.GPTCONA.bit.T1PIN = 1;
// "Polarity of GP Timer 2 Compare = Active high".
//EvaRegs.GPTCONA.bit.T2PIN = 2;
// Habilita "compare for PWM1-PWM6".
EvaRegs.CMPR1 = 1500;
// ACTRA
// forced low - 00
// active low - 01
// active high - 10
// forced high - 11
// output pin 1 CMPR1 - active high 10
// output pin 2 CMPR1 - active low 01
EvaRegs.ACTRA.all = 0x0666;
EvaRegs.DBTCONA.all = 0x0000; // Desabilita "deadband".
EvaRegs.COMCONA.all = 0xA600;
// Laco innito.
for(;;)
{
LoopCount++;
}
}
interrupt void adc_isr(void)
{
IL_N = AdcRegs.ADCRESULT0 4;
VCC = AdcRegs.ADCRESULT1 4;
VBB = AdcRegs.ADCRESULT2 4;
//
// Reinicia para procima "ADC sequence".
AdcRegs.ADCTRL2.bit.RST_SEQ1 = 1; // Reseta "SEQ1".
AdcRegs.ADCST.bit.INT_SEQ1_CLR = 1; // Apaga "INT SEQ1 bit".
PieCtrlRegs.PIEACK.all = PIEACK_GROUP1; // Reconhece "interrupt to PIE".
//retirando offset
IL_Nm1_Add1 = IL_Nm1 - IL_OFFSET;
90
VCC_Add1 = VCC - VCC_OFFSET;
VBB_Add1 = VBB - VBB_OFFSET;
//
AdcRegs.ADCTRL2.bit.RST_SEQ1 = 1; // Reseta "SEQ1".
AdcRegs.ADCST.bit.INT_SEQ1_CLR = 1; // Apaga "INT SEQ1 bit".
PieCtrlRegs.PIEACK.all = PIEACK_GROUP1; // Reconhece "interrupt to PIE".
//retirando offset
IL_Nm1_Add1 = IL_Nm1 - IL_OFFSET;
VCC_Add1 = VCC - VCC_OFFSET;
VBB_Add1 = VBB - VBB_OFFSET;
//
IL_Nm1_Conversion = (int32)IL_Nm1_Add1 6U;
VCC_Conversion = (int32)VCC_Add1 5U;
VBB_Conversion = (int32)VBB_Add1 5U;
//
IL_Nm1_Medido = (IL_Nm1_Conversion * IL_Escala);
VCC_Medido = (VCC_Conversion * VCC_Escala);
VBB_Medido = (VBB_Conversion * VBB_Escala);
//
IL_Erro = IL_Ref - IL_Nm1_Medido;
VBB_Medido_2 = VBB_Medido 1U;
//
Temp1 = (IL_Erro 3U) * (L_F);
Temp2 = VBB_Medido_2 + Temp1;
//
D_N_Delta = (-(D_N 2)) + div(Temp2, VCC_Medido, 17);
//
if( D_N_Delta > (Const_Delta-D_N) )
{
D_N_Delta=Const_Delta;
}
else
if( D_N_Delta<(-D_N) )
{
D_N_Delta = 0;
}
//
D_Np1 = D_N_Delta + D_N;
//
D_PWM = (Uint16)((D_Np1 * D_N_Escala)17);
//
D_N = D_Np1;
IL_Nm1 = IL_N;
IntCount++;
//
EvaRegs.CMPR1 = D_PWM;
//
91
return;
}
int32 div(int32 num, int32 den, Uint16 n)
{
int32 quoc;
Uint32 absquoc;
Uint32 absden;
if(den == 0)
{
//disao por zero
quoc = num>=0 ? MAX_int32 : MIN_int32;
}
else
{
absquoc = (Uint32)(num >= 0 ? num : -num);
absden = (Uint32)(den >= 0 ? den : -den);
if(num < 0 != den < 0)
{
absquoc = div1(absquoc, absden, n);
quoc=-absquoc;
}
else
{
absquoc = div1(absquoc, absden, n);
quoc=absquoc;
}
}
return quoc;
}
Uint32 div1(int32 numerador, int32 denominador, Uint16 n)
{
Uint32 quociente;
Uint16 numextrabit;
if(denominador == 0)
{
quociente = MAX_Uint32;
}
else
{
quociente = numerador / denominador;
numerador %= denominador;
for(i = 0; i < n; i++)
{
numextrabit = (numerador >= 2147483647UL);
numerador = 1;
92
quociente = 1;
if(numextrabit || (numerador >= denominador))
{
quociente++;
numerador -= denominador;
}
}
}
return (int32)quociente;
}
93

7 ED0 F3 CFD 01

Uploaded by

Document Information

Original Title

Copyright

Available Formats

Share this document

Share or Embed Document

Sharing Options

Did you find this document useful?

Is this content inappropriate?

Copyright:

Available Formats

7 ED0 F3 CFD 01

Uploaded by

Copyright:

Available Formats

CONTROLE PREDITIVO DE CORRENTE APLICADO A UM CONTROLADOR DE

CARGA DE BATERIAS BASEADO EM CONVERSOR CC-CC BIDIRECIONAL

AUX1 := ((DAUX0)/2)*DCK0 TD/TIMESTEP

You might also like