Leiterplatten

Glossar Leiterplatten
1

Index Leiterplatten
AR, aspect ratio FPC, flexible printed circuitry HDI, high density interconnect IPC, association connecting electronics industries Leiterbahn Leiterplatte, LP Microvia Multilayer-Leiterplatte Prepreg PTH, plated through hole RoHS, restriction of hazardous substances Sackloch SMT, surface mounted technology THT, through hole technology Via Wirelaid Impressum

Leiterplatten
AR, aspect ratio Der Begriff Aspect Ratio (AR) wird u.a. bei Leiterplatten benutzt und gibt das Verhltnis zwischen der Leiterplattendicke und dem Bohrlochdurchmesser an. Dieses Verhltnis wird auch als Streckenverhltnis bezeichnet. Hat die Leiterplatte (PCB) beispielsweise eine Dicke von 0,2 mm und die Bohrung einen Durchmesser von 0,02 mm, dann ist das Aspect Ratio 10:1. Beim Bohrungsdurchmesser ist zu beachten, dass Board-Entwickler als Gre fr den Durchmesser die so genannte Finished Hole Size (FHS) benutzen, also den Lochdurchmesser von der fertigen Bohrung und nicht den Durchmesser des Bohrers. Das Aspect Ratio ist ein wichtiger Kennwert fr die Bestckung der Leiterplatten mit den verschiedenen BGA-Packages. FPC, flexible printed circuitry Flexible Leiterplatte Flexible Printed Circuit (FPC) sind flexible Leiterplatten, sogenannte Flexleiterplatten. Es sind gedruckte elektronische Schaltungen auf flexiblem Basismaterial, meist Polyesterfolie, die unterschiedlich biegsam sind. Bei dieser Technologie werden die Leiterbahnen und Schaltungen auf ein flexibles Basismaterial aufgedruckt, getzt, kaschiert oder mit leitender Druckerfarbe als gedruckte Elektronik aufgedruckt. Die gedruckten Schaltungen knnen ein- oder beidseitig auf das Trgermaterial aufgebracht werden. Die Leiterbahnabstnde knnen 0,2 mm betragen. Neben einseitigen flexiblen
Flexible Printed Circuitry (FPC), Foto: Parlex

Leiterplatten gibt es doppelseitige 3

Leiterplatten
und auch mehrlagige flexible Leiterplatten. Ein Einsatzgebiet fr flexible Leiterplatten sind Verbindungskabel, die in FPC-Technologie allerdings aufwendiger herzustellen sind als die in Leiterausfhrung. HDI, high density interconnect HDI-Leiterplatte Die zunehmende Miniaturisierung von Gerten, Baugruppen und Bauteilen stellt immer weitere Anforderungen an die Bauelemente- und Leiterbahndichte von Leiterplatten. Die konstruktiven Lsungen werden durch die Verkleinerung der Pad-Durchmesser, durch Reduzierung der Leiterbahnbreite und des Leiterbahnabstands, die Erhhung der Lagenzahl und der Microvias fr die Kontaktierungen erreicht. Alle diese Konstruktionsmerkmale kennzeichnen High Density Interconnection (HDI), die HDI-Leiterplatten, die je nach Lagenzahl zwischen 0,8 mm und 2,4 mm dnn sind. Die technischen Merkmale fr HDILeiterplatten sind durch die Leiterbahnbreite von <120 m und dem Leiterbahnabstand von <120 m sowie dem Einsatz von Blind-Vias charakterisiert. Bedingt durch die enorme Leiterbahndichte kann jede Lage mehr Leiterbahnen aufweisen, wodurch die Lagenzahl reduziert werden kann. Der HDI-Lagenaufbau, der im Standard IPC2315 beschrieben ist, besteht prinzipiell aus der Kernlage aus Epoxidharz, den Prepregs, das sind vorimprgnierte, 4

SMT-Platine mit Vias

Leiterplatten
faserverstrke Schichten, und dem HDI-Dielektrikum. Vom Aufbau her gibt es mehrere unterschiedliche HDI-Typen: HDI-Typ I arbeitet mit Durchkontaktierungen und Microvias. Die Lagenanzahl variiert und hngt von dem Seitenverhltnis der Durchkontaktierungen und von der Dicke des FR-4Dielektrika ab, das bei hohen Temperaturen delaminieren kann. Um eine hinreichende Zuverlssigkeit zu erhalten, sollte das Verhltnis von Kontaktierungslnge und Lochdurchmesser mindestens 10 sein. Beim HDI-Typ II werden Microvias benutzt und innenliegende Durchkontaktierungen, die sogenannten Burried Vias. Diese verdeckten Durchkontaktierungen werden nach der Bohrung durch weitere Lagen abgedeckt. Microvias knnen neben oder auch ber den innenliegenden Durchkontaktierungen angebracht werden. Die Lagenanzahl ist bei den HDI-Typen I und II begrenzt. Im Unterschied zu HDI-Typ II befinden sich beim HDI-Typ III mindestens zwei Microvia-Lagen auf mindestens einer Leiterplattenseite. Die Microvias knnen direkt ber den verdeckten Vergrabungen angeordnet werden. Diese HDI-Leiterplatte eignet sich fr groe, dicht bestckte Platinen mit mehreren BGA-Packages mit vielen Pins. Mit den HDI-Typen IV, V und VI gibt es noch drei weitere HDI-Typen, die allerdings nicht fr BGA-bestckte Leiterplatte genutzt werden. HDI-Leiterplatten werden in mobilen Endgerten, in Handys, PDAs, Smartphones und in der Unterhaltungselektronik eingesetzt. IPC, association connecting electronics industries Die Association Connecting Electronics Industries (IPC) wurde 1957 als Institut fr gedruckte Schaltungen, Institute for Printed Circuits, gegrndet. Spter wurde diese Bezeichnung in Institute for Interconnecting and Packaging Electronic Circuits gendert und diese wurde 1999 5

Leiterplatten
wiederum in Association Connecting Electronics Industries umbenannt. Beibehalten wurde lediglich das schon immer verwendete Akronym IPC. Die IPC ist eine Vereinigung, die sich mit den Problemen, Lsungen, Strategien und Produktionstechniken von gedruckten Schaltungen im weitesten Sinne beschftigt. Als weltweit agierende Organisation mit ber 2.500 Mitgliedsfirmen beschftigt sich die IPC mit allen Facetten der Entwicklung, Herstellung und Produktion von Leiterplatten und deren Bestckungstechniken. Sie erstellt Marktprognosen, erarbeitet Standards, gibt Richtlinien fr die Baugruppenfertigung und die Qualittssicherung heraus und frdert die Schulung des Firmenpersonals und die Produktionstechniken. Die IPC-Richtlinien umfassen den Montageprozess und die Tests fr elektronische Baugruppen in dem die Qualitt des Endprodukts durch die richtige Handhabung der Leiterplatten, der zu bestckenden Bauelemente, des Lotes, der Flussmittel und der Produktionsmaschinen bestimmt wird. http://www.ipc.org Leiterbahn conductor path Leiterbahnen sind elektrisch leitende Verbindungen auf einer Leiterplatte. Sie werden fr die Strompfade, Masse und die Temperaturableitung benutzt. Damit der Stromtransport mglichst verlustarm erfolgt, sind die Leiterbahnen aus Kupfer, das einen geringen spezifischen Widerstand hat, und werden bei der Leiterplattenherstellung aus dem aufkaschierten Kupferbelag ausgetzt. Dies geschieht mit lithografischen und galvanischen Verfahren. Leiterbahnen gibt es in handelsblichen Leiterbahndicken, die genormten Leiterbahnbreiten werden durch die Konstruktionsprogramme festgelegt. Der sich daraus ergebende Leiterquerschnitt bestimmt den Strom, der durch die entsprechende Leiterbahn flieen kann. Die genormten Leiterbahndicken liegen zwischen 9 m und 400 m, die Leiterbahnbreiten 6

Leiterplatten
zwischen 50 m und 10 mm. Bei dickeren Leiterbahnen spricht man von Dickkupfer-Leiterplatten. Der Abstand zwischen zwei Leiterbahnen wird durch die Spannungsfestigkeit der zwischen diesen liegenden Isolation und die gegenseitige kapazitive Beeinflussung Leiterplatte mit Leiterbahnen und Vias bestimmt. Leiterplatten werden ja nicht nur einseitig mit Kupferfolie kaschiert, sondern sind oft mehrlagig als Multilayer-Leiterplatten ausgefhrt. Die Verbindung zwischen zwei oder mehreren Leiterbahnen durch die Leiterplatte durch Bohrungen und durchkontaktierte Bohrungen, den sogenannten Vias. Leiterplatte, LP PCB, printed circuit board Leiterplatten sind kupferkaschierte, glasfasergetrnkte Epoxydharzplatten oder Polyimid- und Polyesterfolien, auf denen die Leiterbahnen durch tztechniken aus der Kupferkaschierung ausgetzt werden. Als Basismaterial benutzen Leiterplatten Hartpapier, Glasgewebe oder Baumwollpapier, das durch Harze wie Phenol, Epoxid, Teflon und Polymere verstrkt wird. Dieses Trgermaterial wird mit einer Kupferkaschierung beschichtet. Zur Klassifizierung sind die Basismaterialien von Leiterplatten in FR-Klassen (FR, Flame Retardant) eingeteilt. Je nach Trgermaterial eignen sie sich fr Konsumerprodukte, Computer, Messgerte oder HF-Schaltungen. Hufig eingesetzte Leiterplatten sind flammwidrig und haben eine FR-Klasse 4. Neben den starren Leiterplatten gibt es auch flexible Leiterplatten, die u.a. als Kabelverbinder eingesetzt werden. 7

Leiterplatten

Aufbau einer beidseitig kaschierten Leiterplatte

Die Kupferkaschierung des Trgermaterials ist bei allen Leiterplattenausfhrungen uerst dnn und hat Kupferauflagen zwischen 5 m und 210 m, wobei die gngigsten Kaschierungen bei 17,5 m, 35 m und 70 m liegen. Diese Kupferauflagen werden fr Feinstleitertechnik, dickere hingegen fr Hochstromverbindungen benutzt. Fr hohe Strme gibt es mit Wirelaid auch eine Embedded-Technik, bei der verstrkte Strombahnen zwischen die Lagen gelegt werden. Da die Leiterbahnen auf dem Trgermaterial immer kreuzungsfrei verlegt sein mssen, kann man nur bei einfachen elektronischen Schaltungen mit einer einzigen Leiterbahnebene arbeiten. Bei steigender Komplexitt sind Leiterplatten beidseitig kupferkaschiert. Darber hinaus knnen auch beide Seiten mit elektronischen Bauelementen, integrierten Schaltungen, Sockeln, Steckern und Steckverbindern bestckt werden. Reicht die beidseitige Leiterbahnfhrung fr die Schaltungsrealisierung nicht aus, geht man zu mehrlagigen Multilayer-Leiterplatten ber. Dabei werden mehrere dnnere Epoxydharzplatten, die alle mit kaschierten Leiterbahnen ausgestattet sind, passgenau mit Prepregs aufeinander geklebt. Anstelle der Epoxydharzplatten treten bei weiter steigender Komplexitt kupferkaschierte Polyimid- oder Polyesterfolien, die nur 50 m dnn sein knnen. Dadurch kann eine Leiterplatte aus mehreren Leiterbahnebenen bestehen, das knnen durchaus 10 bis 8

Leiterplatten
20 sein. Die Grenze der Multilayer-Technik liegt bei etwa 48 Lagen. Bei dieser Lagenzahl werden das Trgermaterial und die Prepregs uerst dnn, was bei hheren Temperaturen fr bleifreies Lten zu Problemen fhren kann. Fr die Kontakte zwischen den verschiedenen Leiterbahnen von Multilayer-Leiterplatten sorgen Durchkontaktierungen und Vias. Zur Erhhung der Komponenten- und Leiterbahndichte von Standard-Leiterplatten bietet sich mit der HDI-Leiterplatte ein Lagenaufbau mit kleineren Leiterbahnbreiten und -abstnden an. Inzwischen gibt es auch embedded Techniken, bei denen passive Bauelemente auf den Innenlagen von Multilayer-Leiterplatten eingebettet werden und so auf den Platinenoberflchen Platz fr aktive Bauelemente schaffen. Die Leiterbahnen selber sind aus gut leitendem Material wie Kupfer oder Silber und zur Einschrnkung der Korosion teilweise auch in Gold kontaktiert. Die Leiterbahnabstnde sind bei modernen gedruckten Schaltungen durch die Kontaktabstnde der Sockel bestimmt und liegen bis hin zu 0,5 mm. Technisch knnen bereits Leiterbahnbreiten und abstnde von 20 Mikrometer erzeugt werden. Durch den hohen Feinheitsgrad lasen sich Chip on Boards (CoB) und Multi-Chip-Module (MCM) problemlos in eine Schaltung integrieren. Mit den Leiterbahnen selbst knnen Kapazitten
Nach NEMA definierte Basismaterialien fr Leiterplatten

und hochfrequente Leitungen nachgebildet 9

Leiterplatten
werden. Beispiele hierfr sind Striplines und Microstrips. Die elektronischen Bauteile, Sockel und Steckerleisten werden in Durchstecktechnik (THT) in die Leiterplatte eingelassen und durchkontaktiert, sie knnen aber auch mittels SMT-Technik auf der Oberflche der Leiterplatte verltet, leitgeklebt oder gebondet werden. Fr Leiterplatten gibt es standardisierte Gren. Die am hufigsten verwendeten Formate fr Einschubplatinen fr Gestelleinbau sind die Europakarte und die Doppel-Europakarte. Microvia Als Microvias werden kleine Lcher bezeichnet, die auf HDI-Leiterplatten fr die Verbindung zwischen zwei oder mehreren Layern sorgen. Solche Mikrolcher werden mit Lasern oder mechanischen Mikrobohrern hergestellt und haben einen Durchmesser von hundert Mikrometer und auch weniger. Ein Microvia ist durch einen Lochdurchmesser von <300 m und/oder einer Lochdichte von >1.000 Vias/qdm definiert. Nach IPC 6016 ist der Lochdurchmesser sogar <150 m. Microvias dienen ausschlielich zur Kontaktierung und werden mit leitenden Materialien beschichtet. Bedingt durch die zunehmende Miniaturisierung von Bauteilen mssen auf den Leiterplatten

Herstellung eines Microvias

10

Leiterplatten
kleinste Verbindungsstellen zwischen einer ueren Schicht und anderen Schichten einer Multilayer-Leiterplatte geschaffen werden. Mit solchen Vias knnen Chipbausteine mit kleinsten Kontaktabstnden wie BGA-, QFP- oder CSP-Packages entflochten werden. Darber hinaus knnen Microvias fr die Kontaktierung von Striplines benutzt werden, da sie die Impedanz der bertragungsleitungen nicht beeintrchtigen. Multilayer-Leiterplatte MLB, multi layer board Bedingt durch die vielen Kontakte, die Mikroprozessoren und andere elektronische Bauteile haben, reichen ein- und doppelseitig beschichtete Leiterplatten nicht aus, um die geforderte Packungsdichte zu realisieren. Die resultierenden gedruckten Schaltungen haben zu viele Kreuzungspunkte. Aus diesem Grund wurde bereits in den 70er Jahren mehrlagige Leiterplatten hergestellt, bei denen die

Beispiel fr eine vierlagige Multilayer-Leiterplatte

11

Leiterplatten
Leitungsfhrung auf mehreren kreuzungsfreien Lagen erfolgt. Diese mehrlagigen Leiterplatten sind Multilayer-Leiterplatten (MLB). Sie sind lagenweise aufgebaut und bestehen aus Kupferfolien, Prepregs und Trgermaterial. Der Lagenaufbau von Multilayer-Leiterplatten ist symmetrisch in Bezug auf die Innenlagen, die Prepregs und die Kupferlagen. Die Innenlagen bestehen aus Trgermaterialien und haben
Beispiel fr eine Multi-Layer-Schaltung. Die einzelnen Layer sind farblich kenntlich gemacht.

standardmige Materialstrken zwischen 0,10 mm und 1,20 mm. Zwischen den einzelnen Lagen befinden sich meistens zwei Prepregs. Dickere Prepregs sorgen fr eine hhere Stabilitt, was die Kupferschichten auf den Innenlagen betrifft, so wird bei dickerem Kupfer mehr harzreiches Prepreg zum Verfllen der weggetzten Kupferflchen bentigt. Multilayer-Leiterplatten sind in HDI-Technik und fr Surface Mounted Technology (SMT) und knnen aus 4 bis 10 Einzellagen bestehen. Realisierbar sind bis zu 48 Lagen. Die Verbindung zwischen den einzelnen Lagen wird mit Vias resp. Microvias gemacht. Solche Microvias knnen die ueren Lagen miteinander verbinden, als Plated Through Hole (PTH), sie knnen aber auch innenliegende Lagen miteinander oder mit den ueren Lagen verbinden. 12

Leiterplatten
Prepreg preimpregnated Prepeg ist die Abkrzung fr Preimpregnated und bedeutet vorimprgniert. Die Bezeichnung Prepeg wird in der Leiterplattentechnik fr vorgetrnkte Zwischenlagen von MultilayerLeiterplatten und HDI-Leiterplatten benutzt. Prepregs sind flexible Laminate, die aus Harz und Glasfaser bestehen und zwischen 50 m und 175 m dnn sind und quasi als Kleber zwischen den festen Kernlagen fungieren. Die dickeren Prepregs haben eine hhere Typenbezeichnung und sorgen fr eine hhere Stabilitt bei mehrlagigen Leiterplatten. Der Harzanteil von Prepregs ist abhngig vom Prepreg-Typ und liegt zwischen 75 % und ca. 50 %. Damit die charakteristischen HF-Eigenschaften der Leiterplatten nicht beeintrchtigt werden, mssen Prepregs die gleiche Flammwidrigkeit haben, wie die Kernplatten. PTH, plated through hole Bei zwei- und mehrlagigen Leiterplatten mssen zwischen der oberen und der unteren kupferbeschichteten Schicht Durchkontaktierungen hergestellt werden. Diese Durchkontaktierungen oder Durchsteiger sind Plated Through Holes (PTH). Es sind kleine Bohrungen mit Durchmessern von 0,3 mm bis 1,0 mm, die innenwandig mit Kupfer oder Metallschichten versehen sind. Die obere und untere Kontaktstelle der Plated Through Holes sind umgebrtelt und bilden einen elektrischen Kontakt mit den Leiterbahnen. Bei zwei- und mehrlagigen Leiterplatten mssen zwischen der oberen und der unteren kupferbeschichteten Schicht Durchkontaktierungen hergestellt werden.
Plated Through Hole (PTH), Foto: lpkf.com

Diese Durchkontaktierungen oder 13

Leiterplatten
Durchsteiger sind Plated Through Holes (PTH). Es sind kleine Bohrungen mit Durchmessern von 0,3 mm bis 1,0 mm, die innenwandig mit Kupfer oder Metallschichten versehen sind. Die obere und untere Kontaktstelle der Plated Through Holes sind umgebrtelt und bilden einen elektrischen Kontakt mit den Leiterbahnen. RoHS, restriction of hazardous substances RoHS-Richtlinie Die EU-Richtlinie 2002/95/EG zur Beschrnkung der Verwendung bestimmter gefhrlicher Stoffe in Elektro- und Elektronikgerten vom 27. Januar 2003 ist bekannt als RoHS-Richtlinie. Die RoHS-Richtlinie tritt im Juli 2006 in Kraft und wird die Herstellung von Elektro- und Elektronikgerten entscheidend beeinflussen, da die Hersteller Produkte und Produktionsverfahren ndern und der Richtlinie entsprechend anpassen mssen. Die RoHS-Richtline betrifft gleichermaen elektrische und elektronische Gerte, Bauteile, Baugruppen, Steckverbinder, Sockel und Leiterplatten und zielt darauf ab, alle bisherigen bleibasierten Techniken bleifrei auszufhren. Auch andere Schadstoffe wie Cadmium, Quecksilber, Chrom (VI) und bromierte Flammschutzmittel wie polybromiertes Biphenyl (PBB) und polybromiertes Biphenylether (PBDE), die ein Gesundheitsrisiko darstellen,
Gertekategorien fr die RoHS-Richtlinie

drfen nach der Schadstoff14

Leiterplatten
Richtlinie nicht mehr verwendet werden. Da in der Leiterplattentechnik und -bestckung kein Blei mehr verwendet werden darf, haben sich der Ltprozess und die Reflow-Temperaturen fr das Reinzinn entsprechend um etwa 40C erhht, was sich in einer hheren Temperaturfestigkeit der Bauteile und Steckverbinder niederschlgt. Die Temperaturprofile liegen bei max. 260C, wodurch einige Bauteile in temperaturfesteren Werkstoffen ausgefhrt sein mssen. Entsprechend den Industriestandard-Spezifikationen bezeichnet der Begriff bleifrei Materialien mit einem Bleigehalt von weniger als 0,1 %. Sackloch blind vias In der Fertigung von mehrlagigen Leiterplatten gibt es verschiedene Techniken um die obere oder untere Lt- oder Bestckungsseite miteinander oder mit einer dazwischen liegenden Leiterplattenlage zu kontaktieren. Diese Kontaktierungen nennt man Vias. Bei den Vias unterscheidet man zwischen solchen, die die beiden ueren Leiterplattenlagen miteinander verbinden, das sind durchkontaktierte Vias oder Plated Through Holes (PTH), solchen, die eine uere Lage mit einer inneren verbinden, das sind Sacklcher oder Blind Vias und den innenliegenden Durchkontaktierungen, den Buried Vias. Sacklcher, Blind Vias, sind KontakVerschiedene Via-Ausfhrungen

tierungen, die von der Bestckungsseite 15

Leiterplatten
oder der Ltseite bis zu einer inneren Leiterplattenlage reichen und von spter aufgebrachten Leiterplattenlagen abgedeckt werden. Eine Sonderform der Sacklcher bilden solche, die zwei innenliegende Leiterplattenlagen miteinander verbinden. Sie heien Buried Vias und werden beidseitig von spter aufgebrachten Leiterplattenlagen abgedeckt. SMT, surface mounted technology SMT-Technik Die SMT-Technik (Surface Mounted Technology) ist eine Oberflchenmontage mit der die Bestckung von gedruckten Schaltungen (PCB) von Platinen und Leiterplatten vereinfacht wird. Die fr die Bestckung notwendigen SMD-Bauteile zeichnen sich durch ihre extrem kleine Bauform aus und werden bei der Bestckung direkt auf die kupferkaschierte Oberflche der Platine geltet. Sie bentigen keine Bohrlcher wie die bedrahteten Bauelemente fr die Durchstecktechnik (THT), wesentlich weniger Platz und knnen ein- oder beidseitig auf dnneren Platinen montiert werden. Die SMT-Platinen knnen vollautomatisch bestckt werden. Die Bestckungsleistung kann bis zu 100.000 SMD-Bauteile pro Stunde und sogar darber betragen. Da die SMD-Bauteile extrem klein sind erfolgt die Beschriftung nur ber einen Code, der auf die Platine gedruckt wird. Die Ltverbindung der SMD-Bauteile mit den Leiterbahnen erfolgt mittels Ltverbindung in einem Schwallltbad.
Lttechnik bei der SMT-Technik

16

Leiterplatten
THT, through hole technology Durchstecktechnik Bei Leiterplatten unterscheidet man zwischen solchen bei denen die elektronischen Bauteile mit Anschlussdrhten versehen sind, die in vorgebohrte Lcher eingesteckt werden, der ThroughHole-Technik (THT), und der SMTTechnik, bei denen die Bauteile nur Anschlusskontakte haben, die auf der Leiterplattenoberflche

Ltauge (Pad) bei einer THT-Verbindung

aufgebracht und verltet werden. Die klassische Leiterplatten-Bestckungstechnik ist die Durchstecktechnik. Bei dieser Technik werden die Einstecklcher berechnet, gebohrt und kontaktiert. Die einzelnen Bohrungen haben eine Ltflche und bei durchkontaktierten Lchern ist die Bohrung mit einer Kupferhlse belegt. Die Bohrungen stellen die elektrische und mechanische Verbindung zwischen Leiterplatte und Bauteil her. Das elektronische Bauteil wird mit dem Anschlussdraht oder -stift durch die Bohrung gesteckt, die Anschlussdrhte werden abgeschnitten und mittels Ltverbindung im Schwallltbad mit der Leiterbahn verltet. Dabei fliet das Lot auch zwischen Kupferhlse und Anschlussdraht. Bei dieser Leiterplattentechnik werden Durchkontaktierungen zwischen den einzelnen Lagen der mehrlagigen Leiterplatte mit Vias realisiert. Via, vertical interconnect access Die Abkrzung Via steht fr Vertical Interconnect Access, einer vertikalen elektrisch leitenden Verbindung. Vias sind durchkontaktierte Lcher einer Leiterplatte, sie werden auch als 17

Leiterplatten
Lagenwechsler bezeichnet. Solche Vias dienen ausschlielich der Durchkontaktierung zwischen mehreren Lagen einer Leiterplatte, ber die eine elektrisch leitende Verbindung hergestellt wird. Sie sind nicht fr Bauteile geeignet, die in Durchstecktechnik (THT) verarbeitet werden. Vias haben einen geringen Lochdurchmesser von ca. 0,3 mm bis 1,0 mm und verbinden verschiedene Lagen

Verschiedene Via-Ausfhrungen

von Leiterplatte miteinander. Werden die beiden ueren Lagen der Leiterplatte miteinander kontaktiert, so handelt es sich um Durchkontaktierungen, Durchsteiger oder Plated Through Hole (PTH). Werden die Leiterbahnen von zwei innenliegenden Lagen miteinander verbunden, spricht man von Buried Vias oder vergrabenen Vias. Diese Vias sind nicht von der Platinenoberflche aus zugnglich. Verbinden die Vias die oberste oder unterste kupferbeschichtete Lage mit einer Innenlage, so sind es Blind Vias oder Sacklcher. Bei geringen Leiterbahnabstnden werden die Vias zunehmend kleiner, man spricht dann von Microvias. Zudem gibt es eine Durchkontaktierungstechnik auf Silizium-Basis: die ThroughSilicon Vias (TSV), die in der Halbleitertechnik, in Komponenten der Optoelektronik und in der Mikrosystemtechnik (MEMS) eingesetzt wird. 18

Leiterplatten
Wirelaid Die Wortschpfung Wirelaid setzt sich zusammen aus Wire und Laid, wobei Wire fr Draht steht und Laid fr einlegen. Bei Wirelaid handelt es sich um eine Technik bei der Leiterbahnen auf Leiterplatinen durch eingelegte Drhte verstrkt werden. Wirelaid-Technik mit in die Leiterplatte eingebetteten Leitungen Dadurch werden aus normalen Leiterbahnen, die nur geringe Stromstrken vertragen, Hochstromleiterbahnen. Die stndig steigenden Anforderungen an die Leistungselektronik fhren dazu, dass deutlich hhere Strme ber die Leiterplatten und Verbindungselemente gefhrt werden mssen. Da normale Leiterbahnen extrem dnn sind, sind sie fr Hochstrme nicht geeignet, sie wrden die maximale Erwrmung berschreiten und mssen dafr im Leiterquerschnitt vergrert werden. Dies erfolgt mit Drhten, die in das Basismaterial der Leiterplatten eingebettet werden. Der Leiterquerschnitt und der spezifische Widerstand des Leiterbahnmaterials bestimmen in Abhngigkeit vom Stromfluss die Erwrmung der Leiterbahn. Diese Zusammenhnge sind in der IPC-Richtlinie 2152 beschrieben. Die Zusammenhnge zeigen, dass die Leiterbahnen bei normaler Kupferkaschierung sehr breit werden und 10 mm und mehr betragen knnen. Da solche breiten Leiterbahnen nicht praktikabel sind und die Leiterplatten verteuern, bieten sich einige Alternativen an wie das parallele Verlegen mehrerer Leiterbahnen auf den einzelnen Schichten einer Multilayer-Leiterplatte, eine dickere Kupferkaschierung oder eben Wirelaid. Fr 19

Leiterplatten
die Leiterbahnverstrkung kann jede Schicht einer Multilayer-Leiterplatte benutzt werden. Auerdem kann bei der Wirelaid-Technik die Leiterbahnverstrkung durch eine dickere Leiterbahn oder durch einen runden Draht erfolgen.

20

Impressum Leiterplatten
Urheber Klaus Lipinski Datacom-Buchverlag GmbH 84378 Dietersburg ISBN: 978-3-89238-237-9

Leiterplatten, V2.0 E-Book, Copyright 2012 Trotz sorgfltiger Recherche wird fr die angegebenen Informationen keine Haftung bernommen. Dieses Werk ist unter einem Creative Commons Namensnennung-Keine kommerzielle Nutzung-Keine Bearbeitung 3.0 Deutschland Lizenzvertrag lizenziert. Erlaubt ist die nichtkommerzielle Verbreitung und Vervielfltigung ohne das Werk zu verndern und unter Nennung des Herausgebers. Sie drfen dieses E-Book auf Ihrer Website einbinden, wenn ein Backlink auf www.itwissen.info gesetzt ist. Layout & Gestaltung: Sebastian Schreiber Titel: 1. Viktor Kuryan - Fotolia.com Produktion: www.media-schmid.de Weitere Informationen unter www.itwissen.info 21