You are on page 1of 2

ITESM Campus Quertaro Materia: Seguridad Informtica Ttulo del trabajo: Cifrado Feistel Alumno: Abel Alejandro Martnez

Trejo A01202192 Profesor: Agustn Domnguez Oviedo Fecha: 30 de enero de 2012

Cifrado Feistel El cifrado de Feistel es un cifrado de bloque con una estructura particular (conocida como red de Feistel)(Portal Neo humanistics) este tipo de cifrado es la base para la mayora de los algoritmos de clave simtrica actuales. Un cifrador de bloque opera sobre un conjunto de entrada de n bits para producir un texto cifrado de la misma longitud. Un cifrador Feistel utiliza el concepto de cifrador producto, en el sentido que coloca uno o ms cifradores bsicos en secuencia de tal manera que el resultado final es criptogrficamente ms fuerte que el de los cifradores componentes (Liberatori 2006, pg. 18). La estructura de Feistel asegura que el descifrado y el cifrado son procesos muy similares, la nica diferencia es que las sub claves se aplican en el orden inverso cuando se descifra. El resto del algoritmo es idntico. Esto simplifica mucho la implementacin, especialmente en hardware, ya que no se necesitan algoritmos distintos para el cifrado y descifrado. Una red Feistel y estructuras similares combinan mltiples rondas de repeticin. Feistel propuso aproximar el cifrado de sustitucin simple utilizando el concepto de cifrado producto consiste en realizar dos o ms operaciones bsicas de cifrado en secuencia el resultado final es criptogrficamente ms fuerte que los cifrados componentes.

La propuesta de Feistel propuso alterna sustituciones y permutaciones aplicacin prctica de una propuesta de Claude Shannon (1945) para desarrollar un cifrado producto que alterna funciones de confusin y difusin. (Universidad de Vigo)

La funcin f o funcin de Feistel La funcin Feistel (funcin f), tal como se explica en la figura 2, opera medio bloque (32 bits) cada vez y consiste en cuatro pasos: Expansin. El medio bloque de 32 bits se expande a 48 usando la expansin permutacin Mezclado de claves. El resultado se combina con una sub-clave utilizando la operacin XOR. Sustitucin. Despus del mezclado de la sub-clave, el bloque se divide en ocho partes de 6 bits cada una antes de ser procesado en las s-boxes, o cajas de sustitucin. Cada una de las ocho S-boxes reemplaza los seis bits de entrada con cuatro bits de salida de acuerdo con una transformacin no lineal, provista en forma de tabla de bsqueda. Las S-boxes proporcionan el ncleo de la seguridad del DES, sin ellas, el algoritmo de cifrado sera lineal y rompible de forma trivial.

Permutacin. Finalmente, las 32 salidas de las S-boxes se reordenan de acuerdo con una permutacin fijada, la denominada P-box (Soler, 2006 pg. 14)

La implementacin exacta de una red de Feistel depende los parmetros: Tamao de bloque: Cuanto ms grande es el tamao de bloque, mayor seguridad, pero menor velocidad de cifrado/descifrado. Habitualmente: 64 bits Tamao de clave: Cuanto ms grande sea el tamao de clave, mayor seguridad, pero menor velocidad de cifrado/descifrado. Claves mayores de 64 bits (habitual 128) Nmero de redondeos: Cuanto mayor es el nmero de redondeos, mayor seguridad. Habitual: 16 redondeos Algoritmo de generacin de sub-claves: Cuanto mayor sea la complejidad del algoritmo, ms difcil ser el criptoanlisis. Funcin de redondeo: Cuanto mayor es la complejidad de la funcin de redondeo, mayor resistencia al criptoanlisis (Universidad de Vigo, pg. 4).

Bibliografa Universidad de Vigo, Algoritmo DES, fundamentos *en lnea+. Obtenido el 30 de enero de 2012 de: http://ccia.ei.uvigo.es/docencia/SSI/Tema3.p2.pdf Neo Humanistics Feistel Cypher *en lnea+. Obtenido el 30 de enero de 2012 de: http://neohumanism.org/f/fe/feistel_cipher.html Soler, O. (2006) Sistema de mensajera instantnea punto a punto mediante cifrado por intercambio de clave de sesin. *en lnea+. Obtenido el 30 de enero de 2012 de: http://openaccess.uoc.edu/webapps/o2/bitstream/10609/912/1/38408tfc.pdf Liberatori, M. (2006) DESARROLLO DE ENCRIPTADO AES EN FPGA *en lnea+. Obtenido el 30 de enero de 2012 de: http://www3.fi.mdp.edu.ar/electronica/tesis/Tesis_Liberatori_Monica.pdf

You might also like